三星宣佈5/4/3nm芯片製造工藝

【觀察者網 綜合報道】儘管當前最新的一代移動芯片仍基於10納米工藝製程，但三星宣佈早已經準備好了7納米LPP工藝，2018年下半年就可以基於此全新工藝生產更小、更低功率的芯片。

而且在昨天的Samsung Foundry Forum論壇上，三星還直接宣佈了5/4/3nm工藝技術。

其中，5nm LPE工藝相較於7nm LPP，會進一步縮小芯片核心面積，帶來更低的功耗。

4nm LPE/LPP將會成為三星最後一次在芯片上使用FinFET技術，進步壓縮芯片面積。

3nm GAAE/GAAP則採用了全新的GAA（Gate-All-Around，環繞柵極）納米技術，需要重新設計晶體管底層結構，克服當前技術的物理、性能極限，增強柵極控制，性能大大提升。