三星前進3nm製程， GAA結構的實現是最大關鍵_風聞

三星週三在其晶圓製造論壇上(Samsung Foundry Forum)宣佈，他們目前正在開發一個名為Gate All Around的技術，作為FinFET技術的進化版，希望能將三星的製程推向3nm，並在2022年實現量產。

然而三星不像台積電，其在信守量產時程承諾這件事情上表現並不是那麼優秀，而根據其最新的量產規劃，7nm必須等到2020年底才會量產，若以這個時程來看，其實三星喊的時間點並不是那麼可信。

不過三星在論壇上也公佈作為3nm核心技術之一的GAA的相關細節，由於傳統制程的極限大約落在5nm左右，因此3nm必須搭配更先進的材料與結構，才有辦法突破物理定律的限制，讓晶體管電氣特性進一步提升。

三星晶圓代工一度威脅台積電，但7nm佈局落空

作為晶圓製造業界的老二，過去三星在晶圓代工製造方面可説費盡心力，不論是從台積電挖人、挖技術，或者是通過商業手段爭取大客户，而三星的積極運作，也在16/14nm世代製程競賽中，一度讓台積電的老大地位受到了動搖。

不過技術積累還是晶圓代工的核心，三星半路因為梁孟松帶來的的技術轉向，從一開始的IBM晶圓技術體系，轉而走向台積電/英特爾系統的技術，雖然帶來了突破，讓原本晶圓代工規模(排除IDM部分)排名僅在後段的表現，一舉成為可以威脅到老大哥台積電的存在，但也由於基礎技術的轉換，三星在晶圓代工技術本身的根基並沒有像台積電那麼堅實，也因此，雖然在某些時間點搶得了先機，但隨後又被台積電反超回去。

10nm之後，憑藉着更高的良率，以及獨家的封裝技術幫助，台積電越走越順，反而三星在一直在良率和技術規格方面，不斷落後，而當台積電推出7nm，三星卻只能把10nm的小改款重新命名為8nm推出，雖然而者數字只差了1，但實際規格上卻天差地遠，由於10nm的技術基礎和7nm截然不同，三星的8nm主要目的就是低價承接過去在10nm產線的客户，而以其實際表現，比如説三星最新基於8nm的Exynos 9820，與基於7nm的高通Snapdragon 855和華為的麒麟980，在能耗效率表現上就明顯差了一大截。

8nm其實就是10nm+，推出該節點的原因，主要是因為三星期望在2018年底讓7nm直上EUV（極紫外光）機台的規劃失敗。原本三星的想法是在7nm製程使用 EUV 設備後，可以減少 20% 的光罩流程，使整個製程更加簡單，而且節省時間和和成本，又可以達成 40% 面積能效提升、以及 20% 的性能增加與 50% 降低功耗的目標。

然而根據其最新的佈局，三星版的7nm的產線最快要到2019年才能設置完成，最快也要2020年底才有可能實現量產，足足晚了台積電將近2年。當然，若以同樣基於EUV機台的7nm製程來看，則是晚了1年。也因此，只好先推出8nm製程作為墊檔。

在這個時間點，三星又喊着要在2021年直上3nm(流片)，其實有種先喊先贏的感覺。畢竟當初三星的7nm也是喊着要在2018年底實現量產，實際上卻未能盡如人意。

3nm之前，5nm到哪去了？

其實三星並沒有放棄5nm，而是和7nm同步發展，這點和台積電差不多。畢竟5nm可以説是現有材料和製程技術下的極限，7nm使用的EUV機台還是可以沿用，但接下來在晶體管材料和結構就必須有所變革，否則很難再繼續微縮下去。

台積電的5nm預期要在2020年量產，目前已經在進行風險試產，而三星則沒有公佈其5nm具體的量產時程，但如果以其7nm的時程預估，恐怕也不會早於2021年。

三星在3nm的技術規劃

先不論三星喊出來的2021實現3nm量產是否靠譜，我們先把目光專注在他怎麼去實現這個技術。

就目前的信息來看，台積電或三星仍將在5nm，甚至4nm持續沿用FinFET晶體管結構。

過去很長一段時間，FinFET統治了整個半導體產業，成為驅動芯片產業發展的最大動力，從主流產品，到高端芯片產品，與傳統的平面(Planar)晶體管結構相比，FinFET的特性是能夠在製程節點微縮時，最大限度地減少晶體管限制本身帶來的負面影響。該技術的特性是，通過在垂直方向的縮放來增加晶體管的溝到和柵極之間的接觸面積，從而得到更快的切換時間與電流密度。

然而FinFET也有其物理極限，最終也是要面臨和平面晶體管技術一樣的結果，也就是被時代所淘汰。而預計要取代FinFET的，就是GAA技術。

由於晶體管的微縮受到許多因素的限制，比如説遷移率要夠高，確保效能能隨着製程演進而提升，且漏電流還要能夠控制在一定的程度，因此，晶體管結構設計就非常重要，而GAA正是達成3nm的關鍵。

三星在論壇上公佈的3nm結構MBCFET其實就是三星的定製版GAA，與標準GAA採用納米線(nanawire)的結構相較之下，MBCFET採用納米片(nanosheet)結構。

三星在新聞信息中強調，該結構的特性是定製性非常高。三星已經在其PDK(產品設計套件)中加入四種不同nanosheet鰭片的寬度，而鰭片越寬，性能也越高，但隨之而來的功耗也越大。也因此，在小型智能終端中，可能就會使用小型鰭片的製程，而大型高性能芯片則會使用較寬的鰭片。

相較之下，傳統的FinFET的節點定義就顯得相對固定，每個世代僅有單一功率/時鐘設計點。

而三星把初代3nm製程命名為3GAE，三星指出，該製程可以和4nm的4LPP製程共享相同的BEOL(back end of line，後段製程)設計規則，也就是説，在三星4nm設計出來的芯片，基本上都可以無痛過渡到3GAE。

三星在其首個3GAE流程中提出了不少規格定義。其中一個重要的項目是將工作電壓從0.75V降低到0.70V。另外，三星也宣示，與7nm相比，3GAE將提供1.35倍的性能，0.5倍的功率，0.65倍的裸片面積。

而除了初代3GAE以外，三星也開始佈局第二代3nm製程，目前暫時定名為3GAP，重點是在高性能產品上。3GAP主要是3GAE的流程優化產品。根據三星的規劃，3GAE將在2021年流片，大規模投產的時間點可能落在2022年。

3nm之後?

台積電3nm建廠已經開始，技術研發也早就在進行，而相較於三星的高調，台積電並沒有過多的揭露其技術底細，但基本上還是會以GAA為基礎，而台積電也同樣預估3nm的量產時程會在2022年。

三星的紙面3nm技術發佈看起來相當具有説服力，但是搭配過去三星的量產時程承諾，其實又有點令人質疑。但不可否認的是，三星和台積電基本上都已經是屬於晶圓製造的第一線技術領導者，二者的差別還是在於技術細節的掌握以及市場化的能力。

然而展望未來，3nm這個世代恐怕會是繼16nm後的長壽製程，3nm之後，還需要在芯片結構與機台技術上有更進一步的發展。而根據設備大廠ASML的計劃，第二代EUV機台，也就是高於0.5數值孔徑(numerical aperture，NA)的新一代EUV機台可能會在2024年現身，屆時2nm以下的製程產品將可能會採用該機台生產。

高數值孔徑的機台可以有效減少曝光次數，對於降低芯片生產流程複雜度與成本有很大的幫助，也能更有效地推動更高製程節點的發展。而GAA預期仍將在2nm以下的製程節點發揮作用。