三星計劃在9月4日展示3nm GAA工藝是它研發？當然不是！_風聞

三星計劃在9月4日展示3nm GAA工藝是它研發？

原新聞:https://www.guancha.cn/industry-science/2019_07_31_511684.shtml?s=sygdkx

來看3年前的行業新聞：

比利時微電子(IMEC)在2016國際電子元件會議(IEEE International Electron Devices Meeting ; IEDM)中**首度提出由硅納米線垂直堆疊的環繞式閘極(GAA)金屬氧化物半導體場效應晶體管(MOSFETs)**的CMOS集成電路，其關鍵技術在於雙功率金屬閘極，使得n型和p型裝置的臨界電壓得以相等，且針對7納米以下技術候選人，IMEC看好環繞式閘極納米線晶體管(GAA NWFET)會雀屏中選。

比利時微電子研究中心與全球許多半導體大廠、系統大廠均為先進工藝和創新技術的合作伙伴；其中，在CMOS先進邏輯微縮技術研究的關鍵夥伴包括有台積電、三星電子(Samsung Electronics)、高通(Qualcomm)、GlobalFoundries、美光(Micron)、英特爾(Intel)、SK海力士(SK Hynix)、Sony、華為等。

針對半導體7納米以下工藝，究竟誰可以接棒FinFET技術？比利時微電子研究中心表示，目前看起來環繞式閘極納米線晶體管(GAA NWFET)是最有可能成功突破7納米以下FinFET工藝的候選人。

比利時微電子進一步分析，因為GAA NWFET擁有高靜電掌控能力，可以實現CMOS微縮，在水平配置中，也是目前主流FinFET技術的自然延伸，可以通過垂直堆疊多條水平納米線來最大化每個覆蓋區的驅動電流。

再者，比利時微電子研究中心也研究新的結構對於原來靜電放電(ESD)表現的影響，且發表靜電放電防護二極體，讓GAA納米MOSFETs的發展有突破，間接幫助鰭式場效晶體管(FinFET)持續往更先進工藝技術發展。

2016年比利時微電子研究中心展示了垂直堆疊、由直徑8納米的硅納米線所製成的GAA FET，這些晶體管的靜電控制由n-FETs和p-FETs製作而成，具有n型和p型元件的相同臨界電壓，因為積體電路技術中的關鍵是雙功函數金屬閘極的使用，使得n-FET和p-FET的臨界電壓得以獨立設置。

且在該步驟中，P型功函數金屬(PWFM)在所有元件中的溝槽式閘極使用，然後使用選擇性蝕刻P型功函數金屬到納米結晶性鉿氧化物(HfO2)到n-FET，隨後利用N型功函數金屬。

另外，針對關鍵靜電放電(ESD)影響，比利時微電子提出兩種不同的靜電放電防護二極管，分別為閘二極體和淺溝槽隔離(STI)二極體。其中，STI二極體因為在二次崩潰電流(It2)與寄生電容的比率上表現較佳，所以認為是較好的靜電放電防護元件。

再者，測量和TCAD模擬也證明，與塊狀基板式鰭式晶體管(Bulk FinFET)二極體相比，GAA納米線二極體維持了靜電放電的表現。

比利時微電子研究中心的邏輯裝置與集成電路總監Dan Mocuta表示，在GAA硅質CMOS技術、靜電放電防護結果方面的集成電路技術，是實現7納米或以下工藝的重要成就。 

延伸閲讀：

《10nm 7nm這樣的芯片製程工藝是代工廠台積電這類代工廠研發？錯！錯！錯！》

https://user.guancha.cn/main/content?id=131473

《飛利浦為何會説必須賣掉代工廠台積電股份擺脱傳統制造？》

https://user.guancha.cn/main/content?id=96763