它指導了計算機行業大半個世紀的發展，如今卻要走下神壇？_風聞

來源：微信公眾號“差評” 作者：差評君

前幾天，託尼在網站上閒逛的時候，注意到這樣一條新聞。

全球最大的芯片代工巨頭台積電，其高管力挺摩爾定律，認為這個定律沒有消亡，仍然可以通過增加晶體管密度，實現計算性能的提高。

如果託尼沒有記錯的話，在摩爾定律是否已經失效這個話題上，這已經不是第一次有硅谷圈的大佬放話對它公開做出判斷了。

前陣子唱衰説摩爾定律已經死了的人，還是大名鼎鼎的英偉達創始人兼首席執行官黃仁勳。

關於摩爾定律是否失效的爭論由來已久，理工科的差友們，可能對摩爾定律也已經再熟悉不過。

1965 年，作為後來英特爾公司聯合創始人之一的戈登·摩爾，在當時老牌專業雜誌《 Electronics 》上，發表了一篇主題為“ 讓集成電路填滿更多的元件 ”的評論性文章。

在文章中，戈登·摩爾根據前幾年自己身處行業發展規律的觀察，提出了一個對未來半導體行業發展的著名預測：

當價格不變時，單位面積芯片上可容納的晶體管數量，約每隔 18-24 個月便會增加一倍，性能也將提升一倍。

這就是現在我們熟知的摩爾定律，也是我們平時説的電子產品早買早享受，晚買享優惠，不買免費送的最早來源所在。

從摩爾定律的歷史產生背景我們不難知道，它不是天然存在的自然規律，也不是準確無誤的物理法則，僅僅只是對於趨勢的經驗推測。

但就這麼一個預測，卻在後來奇蹟般的指導了半導體產業整整五十多年的發展，甚至成為計算機行業進步背後的金科玉律，深刻影響着硬件產品的更新迭代。

無論是英特爾還是三星以及台積電，在半導體工藝的研發上，前幾十年來一直都是依據摩爾定律的規律來設定的研發目標。

1971-2011 年台式電腦處理器的性能擬合摩爾定律

拿計算機上的 CPU 來説，從早年的 180nm 到後來的 130nm 再到 90、65、45、32、28 nm。。。

**它的製程在逐年變小的同時，芯片上集成的晶體管數量越來越多，性能也越來越強，**在這個過程中，一直遵循着摩爾定律推進。

這一規律帶給我們最直觀的感受就是，大概每隔兩年左右，新發布的手機或者電腦等電子產品，性能會遠比前代的產品高出不少。

Macbook Pro 新舊款運行軟件速度對比

前幾年還只能用來打電話發短信玩玩貪吃蛇和俄羅斯方塊的手機，到如今已經能夠用來拍視頻看直播玩 AR 遊戲了。

昔日旗艦不如狗，新品出來後，前代產品的價格往往也會跌得很多，甚至很快就被市場淘汰。

然而就在最近這幾年，關於摩爾定律放緩或者失效的論調越來越多。

有人説，摩爾定律已經成為一個技術問題，還有人説遵循摩爾定律已經沒有意義，更有人説，摩爾定律已死。

硅谷創業教父 Steve Blank

“ 摩爾定律在十年前就失效了，只是人們沒有察覺而已 ”

出現這些聲音的原因，是因為按照摩爾定律的預測，隨着時間的推移，芯片上所能集成的晶體管數量會越來越多，性能會以每兩年左右翻一倍的速度增長，但事實並非如此。

我們都知道現在的電子計算機能做到的所有功能，本質上都是通過 0 ,1 組成的二進制數來進行存儲和運算實現的。 

早期計算機內部產生 0 和 1 電路邏輯的元器件是真空管，體積大發熱嚴重的同時壽命還短，所以它很快就被體積更小也更穩定晶體管所取代。

世界上第一隻晶體管

晶體管就好比一個靠電壓驅動的開關，工作原理就是把一端（ 左邊的 Source ）的電子移動到另外一端（ 右邊的 Drain ）。

其中這兩端的間距（ 紅色區域的長度 ），代表的就是廠商們在芯片上所宣傳的 XXnm 的製程數字，電子（ 黃色的球 ）在這兩端移動時所經過的地方就叫做溝道（ 紅色區域 ）。

這樣一來晶體管內部的溝道導通電子流動時便可設為 1，溝道斷開電子無法轉移時則為 0，提供給計算機 0,1 邏輯的功能就這樣實現了。

在摩爾定律剛提出的那會，晶體管的體積差不多就和一隻 AirPods 耳機一樣大，一塊電路板上，最多也只有幾個晶體管。

世界上第一塊集成電路

在晶體管尺寸還比較大的情況下，這種單純依靠縮小尺寸集成更多晶體管來提高性能確實可行，因為製程做小兩端的間距變短了，電子在兩端移動所用的時間變少，運行速度自然就更快。

​

如今隨着半導體技術和集成電路的發展，晶體管的尺寸越來越小，在同樣的面積下，已經能夠容納超過幾十億個晶體管。

蘋果 7nm 工藝製程的 A12X 芯片

擁有 100 億個晶體管

對比 A12 性能幾乎是翻倍

但如果想繼續沿着摩爾定律的進程再進一步縮小晶體管的尺寸時，更艱難的問題也隨之而來。

現在的晶體管制程已經小到了 10nm 和 7nm，當它的尺寸再縮小到 5nm、3nm 甚至 1nm 時，就有一個很嚴重的問題阻礙了現有的晶體管技術 ——量子隧穿！

我們知道，在原子尺寸的領域裏，經典物理學就已經失效了，人們必須要接受看起來非常玄乎的量子力學。。

而量子隧穿效應同樣很違揹人類的直覺。。

舉個栗子，正常情況下，一個人不借助梯子是無法跨越5米的高牆的，無論這個牆怎麼變薄，高度在那裏擺着，沒有工具的話，人就無法跨過去。

但是在量子領域，如果這個牆變的和人的厚度差不多的時候，人就有一定幾率閃到牆對面去。。。

量子力學與宏觀世界相悖

同樣的，原本需要施加電壓才能導通的晶體管，**尺寸縮小到原子級別後，電子的位置就變成了概率出現，**在沒有通電的情況下也能發生轉移，****這就是量子隧穿效應。

效果和《 蟻人2 》裏的幽靈穿牆差不多

這時候，因為晶體管提供 0,1 邏輯的準確率下降，造成的運算準確率也隨之下降。

你無法確定薛定諤的貓是死是活

你也無法無法預測電子出現的位置

不僅如此，晶體管尺寸越小，它的漏電現象也越嚴重，甚至線路之間離得太近也會導致寄生電容暴漲。。。

這些都是不能夠用現有工藝嚴格控制的意外的產物。

所以講到這裏差友們可能就明白了。

嚴格以兩年的時間晶體管數量增加一倍並且性能提升一倍的標準來説，即使晶體管尺寸能做到那麼小，有那麼多不可靠性，誰又敢用呢？

2015 年國際半導體技術發展路線圖：

摩爾定律五年內將失效

至於摩爾定律失效之後，是不是以後的電子產品性能提升會越來越慢甚至停滯不前？

那倒不一定，像原先一樣靠堆更多的晶體管在芯片上面來提升性能的路子走不通了，還可以換條路走。

三星將在 2021 年實現的 3nm GAA 工藝

比如將晶體管的導電溝道換成石墨烯等更有利於電子遷移的材料，這樣晶體管切換 0,1 的邏輯會變快，運行速度照樣能提高。

或者重新設計新的晶體管架構，使它能夠處理 0,1 邏輯功能變多，這樣原先需要兩個晶體管才能實現邏輯功能，現在只要一個晶體管，也同樣能提高芯片的性能。

甚至改變柵極材料也是一種方法。。。

後摩爾時代的新技術突破方向

雖然這些新技術也有這樣或者那樣的門檻，但是，總是有解決的希望的。

台積電已經在推行 5 nm 了

而英特爾還在 10 nm 苦苦掙扎。。。

摩爾定律從誕生到現在也已經過了五十四年，其實早在 20 多年前，就已經有人提到過定律終將失效，但在這些年裏，對於它是否失效的爭論從未停息。

與其説他們討論的重點是在摩爾定律上，不如説他們是想借着摩爾定律來彰顯自己的技術實力：

你看，我還有能力沿着摩爾定律繼續走下去，怪你們自己太垃圾，所以跟不上。

本文授權轉載自微信：差評（chaping321）