這種創新晶體管架構有望顛覆傳統CMOS_風聞

來源：內容翻譯整理自網絡，謝謝。

英國晶圓代工廠Semefab生產了一種名為Bizen的新型量子隧穿晶體管和晶圓工藝樣品，可以大大縮短交貨時間、晶圓面積和工藝層，同時提高速度，降低功耗並提高CMOS的柵極密度。

Bizen是由位於英國諾丁漢的初創公司Search For The Next（SFN）開發的新型晶體管體系結構，其使用了量子隧穿（如下圖所示）而不是絕緣柵。這種結構由雙極和齊納二極管組合而成，它允許在標準CMOS工藝中僅在8層中產生邏輯，而對於傳統CMOS晶體管設計，則需要20到30層。Semefab首席執行官Allan James表示，Semefab在蘇格蘭Glenrothes生產的1μm製程工藝的Bizen測試芯片將傳統CMOS晶體管設計的交貨時間從15周縮短到了3周，並且芯片面積是同一工藝下同類CMOS器件的三分之一。

圖：（左）單個Bizen晶體管和（中央）CMOS晶體管（請注意，電路的左手用於ESD保護，Bizen版本不需要）創建的NOR門之間的比較，以及TTL等效電路。

Bizen是一種新穎的晶體管結構，本質上是一種PNP器件，其基極通過量子隧道結驅動，並且包括第二個隧道結內部的自偏置晶體管。目前，這種結構是基於硅的，但是能夠遷移到GaN和其他化合物半導體。

量子隧穿技術並不是什麼新鮮事物，它已被廣泛應用於NOR閃存芯片中。但是，在過去的兩年中，藉助Bizen，該技術已應用於邏輯器件，並已由Semefab進行生產、驗證。

James説：“事實證明，通過仔細建模，可以將傳統的橫向和縱向雙極結構集成在一起，以整合成Bizen，而不會造成額外的工藝複雜性。起初我非常懷疑，但是我接受了這個概念並看到了早期的成果，它的確具有顛覆該行業的潛質。儘管CMOS容易發生閂鎖和ESD，但是否有缺陷對CMOS來説並不是什麼大問題，而且，CMOS的低功耗特性，已經通過了時間的考驗，並且普遍可靠。但是，CMOS比較複雜，並且與功率集成時更是如此。複雜性意味着更長的交貨時間和更高的成本。而Bizen恰好能夠解決這些問題。”

Bizen晶體管結構如前文所説，Bizen的晶體管具有類似PNP的結構，但基極有所不同。

SFN首席執行官David Summerland説：“這是一種雙極機制，而不是像MOSFET那樣的單極機制。它不會像BJT那樣直接與基極接觸，且不會像MOSFET那樣被氧化物隔離。取而代之的是到基極的隧道結，其中的摻雜很重，使得Bizen——雙極穩壓管——保留了傳統雙極處理的優點，但通過使用齊納量子隧道機制消除了缺點。

SFN公司稱，雖然也將Bizen的兩個電極稱為“集電極”和“發射極”，但其實該結構是對稱的，可以在不更改功能的情況下交換這兩個端子，因此，可以將它們命名為“陽極1”和“陽極2”。

第二個隧道結（如上圖所示，用兩條水平線表示）使Bizen偏置，以便在隧道端子開路時“接通”（但不飽和）。根據Summerland的説法，雖然這表示在操作過程中有連續的電流流到地面，但隧道電流通常僅為2nA ~5nA，他補充説，可以通過包括一個可斷開偏置隧道連接的單一結構來引入低功耗“睡眠”模式。

Bizen三輸入或非門：這是電流而非電壓邏輯。 

在這種開路條件下，隧道電極將以200-300mV的電壓浮在最正的陽極下方（如下圖所示），該器件可以在其陽極之間通過20nA~30nA的電流，且這些陽極之間的壓降可低至幾毫伏。

當Bizen的隧道連接被拉到正極時，兩個陽極之間的電流路徑將關閉，且器件的隧道端子不會被驅動。

因此，使用Bizen晶體管構建的任何邏輯都是基於電流的邏輯，而不是基於電壓的邏輯，並且，除了電阻器或偏置隧道結以外，不需要額外佔用空間的的電流吸收器。

根據Summerland的説法，可以使用Bizen晶體管實現任意邏輯功能，並且只需4個工藝光刻掩模（而不是整個工藝的8個掩模）即可實現邏輯芯片（4層–無需金屬層），這是因為可以在晶體管內部建立晶體管到晶體管的連接。

如下圖所示，右側黃色部分是Bizen D型主從觸發器，在該1μm工藝示例中，僅需8個晶體管，並佔45μm x37μm的面積。不需要金屬層。在相同節點的製程工藝上，根據Summerland介紹的CMOS版本（下圖中左側綠色部分），將需要28~35個晶體管，並佔用112μm x37μm的面積。 “從理論上講，我們可以擴展Bizen製程，目前正在研究當中，” Summerland補充説。

圖：等效觸發器電路顯示：Bizen晶體管（右）比CMOS MOSFET（左）節省空間

功耗方面，Summerland表示，Bizen的動態功率要低得多，因為它沒有與CMOS相關的所有浪費功率的MOSFET柵極電容。

Bizen SPICE模型SFN團隊重寫了一系列Bizen的Spice模型。還有針對Cadence設計流程的完整的物理設計套件（PDK）。可使Bizen比CMOS的生產速度快80%~90％。

當前的方法允許進行模擬計算，其中電流可以合併，並隨着時間的流逝而增長。在不使用SOI襯底的情況下，芯片可以分為8層。Summerland説：“很難將功率和邏輯兩部分結合起來，如果只是邏輯，它的層數就更少。我們將在明年第一季度和第二季度發佈PJT，我們期望晶圓廠能夠採用該工藝。我們認為該製程的規模將超過1μm，但這尚未得到證明。我們正在積極地研究一個擴展項目，而我們的仿真結果表明它將會成功。”

功率晶體管

SFN團隊稱，8層工藝還可以容納高達650V的NPN功率晶體管和這些晶體管的基極驅動器。

Semefab與SFN合作，探索在降低智能電源IC工藝複雜性的同時保持對芯片進行編程的能力的方法。早期，這樣的建議被拒絕，因為它們不能滿足所需的低掩模數目標。最終，SFN提出了使用微型反向偏置的齊納二極管結構的量子隧道效應的想法。結果表明，經過仔細建模，可以將傳統的橫向和縱向雙極結構的集成設計結合為Bizen，而不會造成額外的過程複雜性。

但是，雙極功率晶體管不是有損耗的嗎？對於這個問題，Summerland給予了否定，他認為，MOSFET跨導基於漏極電流的平方根。他説：“BJT跨導與集電極電流成正比，而跨導與速度有關，除非MOSFET的寬度比長度長得多。我們相信，Bizen功率IC的開關速度將與IGBT的一樣快。”

這裏，工藝設計套件（PDK）可用於1A和10A功率晶體管。

模擬計算

Bizen模擬模塊：運算放大器和比較器，甚至是模擬計算模塊，例如分頻器。在某些情況下避免使用邏輯，從而避免使用相關的ADC和DAC應用程序。如果採用邏輯，Summerland則使用了結構可預測1μW1μs的模擬除法，而不是大約20條或100條指令週期。

温度範圍

SFN團隊預測使用Bizen晶體管和Semefab開發的相關工藝的芯片將在-40至+ 85°C的温度範圍內運行，但詳細數據需要運行更多的晶圓。

隧道電流受温度影響，但該公司將平衡工藝參數和預期的工作電壓（範圍為5V至3V，並且在不同的摻雜下可能更低），以達到雪崩和齊納特性交叉以最小化温度的目的。

Semefab的James表示：“温度係數將與二極管的暗電流泄漏相距‘100萬英里’，二極管每7°C就會增加一倍。” Summerland補充道：“這要小几個數量級，這就是為什麼我們選擇隧道電流而不是漏電流的原因。”

關於代工準備情況，James説：“Semefab公司現在正在驗證PDK，並預測了明年第二季度的Bizen邏輯。我們已經實現了垂直功率晶體管，儘管我們還沒有達到650V。”他強調説，他的公司能夠將Bizen芯片設計轉變為硅產品的速度會相當驚人。在特徵尺寸為1μm時，甚至不必考慮晶圓拋光，可以在兩到三個星期內完成。

**Bizen芯片何時問世？**綜上，Bizen不僅僅是一項理論研究，而且還與基於Glenrothes的芯片製造商Semefab合作，該公司已經在運行Bizen晶圓。兩家公司共同致力於在明年第二季度向潛在客户提供技術演示和芯片樣品。

目前來看，Bizen可能會打開老式晶圓廠的邏輯生產之門。“如果它能被業界採用，鑑於將給定技術節點上的Bizen裸片面積比CMOS邏輯實現的面積要小這一優勢，或許能夠將摩爾定律時鐘倒退10年或更長時間。Allan James説：“ Bizen成為商業現實還有很長的路要走，我們仍然在學習，但是Semefab和SFN一直在努力工作，以使其取得成功，並可能很快成為現實。”

Semefab在蘇格蘭Glenrothes運行了33年，經營着三個晶圓廠，包括兩個MOS /雙極工廠（一個在1µm節點處處理100mm晶圓，一個在1µm節點處處理150mm晶圓，步進能力低至0.7µm）。主要從事MEMS晶圓代工業務。

接下來，還需要晶圓代工廠將進行進一步的Bizen測試，提高集成度並進行進一步的特性描述，包括加速壽命測試。James説：“目前還沒有獲得成品率統計數據，但到目前為止，Bizen晶體管在其150mm晶圓上看起來是均勻的，並且隨機採樣大量器件表明其確實是均勻的。”

James表示，各個處理步驟的性質使該技術具有天生擴展到較小節點的能力。他説：“Semefab計劃與另一家蘇格蘭工廠合作，該工廠具有優良的線寬光刻能力，低至0.35μm，合作可以以在2020年中左右實現可擴展性。”