先進製程DRAM拋棄了EUV？_風聞

DRAM製程工藝進入20nm以後，由於製造難度越來越高，內存芯片製造廠商對工藝的定義已經不是具體的線寬，而是分成了1x、1y、1z，大體來講，1x-nm製程相當於16~19nm、1y-nm相當於14~16nm，而1z-nm則相當於12~14nm。

2019年3月，三星宣佈研發出第三代1z-nm的8Gb DDR4，而且無需使用極紫外光刻（EUV）設備和工藝（未大規模採用，但在一些關鍵環節很可能還是需要用到EUV的）。

另一家巨頭美光科技則是在今年8月宣佈大規模生產1z-nm 16Gb DDR4，其也未使用EUV。

在三星、美光之後，SK海力士也推出了16Gb DDR4內存芯片，預計明年開始大規模出貨。在能效方面，SK海力士稱其1z-nm工藝與上一代的1y-nm 8Gb DRAM相比，生產效率提升了27%；功耗降低了40%。SK海力士透露，他們在1z-nm製程上引入了新設計思路，提高了芯片的穩定性。SK海力士在新聞稿中特別提到：1z-nm製程工藝不會使用EUV。

而從這三家巨頭的發展來看，採用1z-nm製程的LPDDR5、HBM3等也將很快推出。

與當前被廣泛使用的193nm波長深紫外光DUV工藝相比，EUV設備的波長為13.5nm，這在很大程度上提升了該種設備的製造難度，目前，一台EUV光刻機的價格超過1億美元。

除了購機的CAPEX成本外，EUV設備在實際應用當中還要面臨很多技術和成本挑戰及障礙，這些都使得生產效率偏低，提升起來非常困難。因此，在現階段，芯片製造商，特別是先進DRAM廠商，與高性能的CPU、GPU、手機SoC，以及FPGA相比，DRAM對成本更加敏感，因此，相應的芯片製造商會都儘可能地避免使用EUV，即使用，也會控制在一定範圍內。

目前，主要的DRAM廠商，如三星、美光和SK海力士，它們最先進的1z-nm製程工藝都沒有大規模使用EUV。因此，EUV要想大面積普及，還需要在性能和綜合成本方面有所提升。

那麼，在不使用EUV設備的情況下，頂級的DRAM廠商的先進製程工藝及其產品具體是什麼樣的？下面就來看一下吧。

三星今年3月，三星電子宣佈推出第三代1z-nm的8Gb DDR4，該公司表示，最新的8Gb DDR4是在採用1y-nm工藝的第二代芯片量產後16個月內開發的。據悉，該1z-nm 8Gb DDR4與上一代1y-nm相比，生產效率提升了20%多，這意味着在相同的良率和生產週期情況下，生產成本將顯着降低。三星稱2020年即可實現大規模量產，主要用於企業服務器和高端PC。

三星表示，開發1z-nm DRAM為IT行業過渡到下一代DRAM（如DDR5、LPDDR5和GDDR6）鋪平了道路。

傳統上，三星不會透露新存儲芯片的製程工藝細節，因此，目前還沒有其最新DRAM芯片幾何形狀的具體數據信息，但結合1z-nm製程節點的特徵來看，可以推測其最小線寬會低於15 nm。

而在不使用EUV的情況下，三星會繼續使用ArF（氟化氬）浸沒式光刻工具，在浸沒式光刻的情況下，超薄節點需要多patterning處理，因此，三星很可能是將這種方法與各種技巧結合使用，以確保芯片良率和性能。

這裏要強調的是，三星只是未大規模使用EUV製造DRAM芯片，但在一些環節上，離開了EUV還是寸步難行。

今年6月，有知情人士透露，三星電子將首次在DRAM上使用EUV。

據悉，三星將EUV首先應用在接觸位線的BLP層上。位線基本上用作中央數據通道。通過這樣做，芯片製造商可以減少構圖步驟，從而降低成本。

三星的B-die內存採用的是20nm製程工藝，而新的A-die和M-die會使用三星1z-nm工藝，存儲密度更大，B-die的單die容量只有8Gb，而A-die則可以做到16Gb或32Gb，也就是2GB或4GB的容量，這使得單面32GB的內存將成為可能。

美光如下圖所示，美光科技從2017年第三季度開始在1x-nm節點進行了五個季度的生產之後，從2019年第一季度的1y-nm節點迅速轉移到了2019年第三季度的1z-nm節點。

根據Information Network的報告，截至2019年9月，美光9％的DRAM採用20nm製程，在1y-nm節點上，美光的產量佔15％，略低於SK海力士，但領先於三星。而該公司量產的DRAM中有6％採用了最先進的1z-nm製程工藝。

與上一代1y-nm相比，美光的1z-nm 16Gb DDR4產品可提供更高的位密度，性能增強的同時，降低了成本。

隨着擴展新制造技術的難度越來越大（在工程和財務方面都有挑戰），美光與所有DRAM製造商一樣，將推出更先進10nm級節點製程，在1z-nm之後，還計劃引入至少三個10nm級的製程，分別是1α-nm、1β-nm和1γ-nm（希臘字母γ，不是英文中的y）。這些將通過使用逐漸減小的單元尺寸來增加芯片產量。例如13 nm、12 nm和10~11nm。

迄今為止，美光宣佈的所有10nm級節點均依賴於具有雙，三或四patterning的深紫外光刻（DUV），而多patterning需要更多的工藝步驟，這會延長生產週期，因此需要更多的光刻工具和潔淨室空間來維持現有的產量。

以目前每12個月增加一個新節點的速度，如果所有節點均按計劃進行，就引入新節點而言，美光的多patterning路線圖至少可以擴展到2023年。而按照每種新工藝技術至少要使用三到四年的規律計算，可以肯定地説，美光計劃在未來很多年內使用多patterning的DUV技術。

同時，該公司承認有在物理和成本方面面臨着極大的挑戰，特別是1β-nm工藝與四patterning浸沒式光刻技術方面，因此，這些前沿製程工藝將帶給市場什麼還有待觀察。

在使用EUV這個問題上，美光正在評估ASML的Twinscan NXE步進掃描以及使用極紫外光刻技術生產所需的其他設備的功能，並正在評估這些工具何時才能製造DRAM。

用於DRAM製造的話，EUV不僅在邏輯上面臨挑戰，而且在一致性和成本方面也面臨着挑戰，美光認為：目前，EUV工具只有在發射高劑量的EUV輻射（在單一patterning情況下）時，才能保證可接受的均勻性，這會將芯片成本提高到不可接受的水平。因此，美光沒有立即使用EUV的計劃，但正在密切關注其演變和發展。

SK海力士SK海力士於今年10月宣佈，已成功開發出採用1z-nm 製程工藝的DDR4 DRAM，該DDR4 DRAM在單個芯片上實現16Gb，並將於2020年開始規模量產。

SK海力士表示，與上一代製程工藝產品（1y-nm）相比，1z-nm產品將使DRAM生產率提高約27％。另外，為了最大化電容並改善電容器的穩定性，該公司採用了先前工藝中未使用的新材料，並且未使用昂貴的EUV曝光系統，還稱具有成本競爭力。

據悉，該1z-nm製程DRAM的數據傳輸速度達3200Mbps，與採用1y-nm製程的8Gb DRAM芯片組成的相同容量模塊相比，它提高了電源效率，降低了約40％的功耗。

該公司還透露，計劃將1z-nm製程工藝應用於各種應用，例如下一代移動DRAM LPDDR5和高性能DRAM HBM3。

SK海力士此次宣佈的最大關注點是：至少在1z-nm工藝中不會引入EUV。據熟悉韓國半導體行業的人士稱，該公司已在其利川總部安裝了至少兩台用於研究和開發的EUV曝光設備，目前正在同一地點進行建設，並將於2020年下半年完成。EUV有望在2021年全面引入到DRAM生產中，因為M16廠的廠房預計將專門用於DRAM EUV工藝。另外，有傳言説，ASML已經為其定製了EUV曝光系統。

另外，競爭對手三星已經為邏輯電路和代工廠引入了EUV，據説華城在建的EUV廠房將在2020年全面投入使用。三星也正在考慮將EUV全面引入DRAM生產中，但尚未透露具體計劃。ASML計劃在2020年總共交付35個EUV曝光系統，並承認其中一些旨在大規模生產DRAM。但是，目前只有三星，SK海力士和美光這三家主要的DRAM公司，預計每家公司遲早會在1α-nm代製程全面使用EUV。

結語下圖給出了對2020年三星、SK海力和美光的預測。美光將從1x-nm（2019年為70％，2020年43％），1y-nm（15％至27％）和1z-nm（6％至28％），過渡到更先進的1α-nm製程（2020年有望實現2％佔比）。

目前，行業DRAM三巨頭都沒有大規模使用EUV，但隨着製程工藝的提升，節點的進一步微縮，同時，EUV的性能和成本也在不斷優化，DRAM將迎來EUV爆發期。

DRAM製造商採用EUV的可能性極有可能與邏輯芯片製造商（TSMC，三星代工廠）相似。最初，EUV設備僅用於幾層，隨着製程節點、層數逐漸增加，將全面轉向EUV設備。ASML估計，在DRAM芯片製造方面，每月每啓動100,000個晶圓製造項目，一層就需要1.5到2個EUV系統，因此，DRAM製造商需要考慮根據容量和產能來規劃相關設備。

需要注意的是，工廠必須為EUV設備做好準備，因為這些步進掃描系統在物理上比DUV設備要大。這就是為什麼SK海力士將在京畿道利川市附近建造一個獨立的晶圓廠（稱為M16），就是要為EUV做好準備。我們不知道美光的新潔淨室是否可以用於下一代光刻設備？拭目以待吧。