一文看懂台積電的研發實力_風聞

來源：內容來自「台積電財報」，謝謝。

在一個月的文章《這才是台積電的真正實力》中，我們對台積電公司的實力做了一個概述。今天，我們從台積電去年底的研發投入和成果，看清這家晶圓代工巨頭的真正技術實力。

研發團隊之組織與投資

2019年，台積公司持續投資研究與開發，全年研發總預算約佔總營收之 8.5%，此一研發投資規模相當於或超越了許多其他高科技領導公司的規模。延續每二年半導體運算能力增加一倍之摩爾定律所面臨的技術挑戰日益困難，台積公司研發組織的努力着重於讓台積公司能夠提供客户率先上市且先進的技術和設計解決方案，幫助客户取得產品的成功。

2019年，隨着 7 納米強效版技術的量產，以及 5 納米技術成功試產，公司的研發組織持續推動技術創新以維持業界的領導地位。當台積公司採用三維晶體管之第六代技術平台的 3 納米技術持續全面開發時，公司已開始開發領先半導體業界的 2 納米技術，同時針對 2 納米以下的技術進行探索性研究。

除了發展互補金屬氧化物半導體邏輯技術，台積公司廣泛的對其他半導體技術進行研發，以提供客户行動系統單芯片（SoC）及其他應用所需的功能。

2019年完成的重點包括：

● 創新的晶圓級封裝技術ー系統整合芯片 TSMC-SoIC®ー的製程認證；

● 大量生產第四代整合型扇出層疊封裝技術（InFOPoP）以支援行動處理器封裝；

● 成功驗證第五代整合型扇出層疊先進封裝技術以支援行動應用，與第二代整合型扇出暨基板封裝，以支援高效能運算（HPC）應用；

● 開發業界獨特的 40 納米 BCD（Bipolar-CMOSDMOS）技術，提供先進的 20-24 伏高壓元件並與40 納米超低功耗平台完全兼容，以及整合了可變電阻式存儲器（RRAM），支援行動應用所需的低功耗、高整合度、以及小布局面積的高速通訊界面；

● 28 納米嵌入式快閃存儲器支援高效能行動運算與高效能低漏電製程平台，達成了車用電子及微控制器單元（MCU）的技術驗證；

● 完成開發最新一代次微米像素傳感器以支援行動應用，並開發嵌入式三維金屬 - 介電質 - 金屬（MiM）高密度電容，支援全域快門與高動態範圍傳感器之應用。

2019年，台積公司致力於維繫與許多世界級研究機構的強力合作關係，包括美國的 SRC 及比利時的 IMEC。台積公司亦持續擴大與世界頂尖大學的研究合作，達到半導體技術進步及培育未來人才的二大目標。

2019年研究發展成果****研究發展組織卓越成果

● 5 納米制程技術

雖然半導體產業逼近硅晶之物理極限，5 納米制程仍遵循摩爾定律，顯著地提高芯片密度，在相同的功耗下提供更好的效能，或在相同的效能下提供更低的功耗。2019年，台積公司持續進行 5 納米制程之全面開發，專注於基礎製程制定、良率提升、晶體管及導線效能善，以及可靠性評估。靜態隨機存取（SRAM）記憶體及邏輯電路之良率均符合預期，台積公司已達成2019年進入試產的目標。

● 3 納米制程技術

相較於 5 納米制程技術，3 納米制程技術大幅提升芯片密度及降低功耗並維持相同的芯片效能。2019年的研發着重於基礎製程制定、良率提升、晶體管及導線效能改善以及可靠性評估。2020年，台積公司將持續進行 3 納米制程技術的全面開發。

● 2 納米制程技術

2019年，台積公司領先半導體產業進行 2 納米制程技術的研發。

● 微影技術

2019年微影技術研發的重點在於 5 納米的技術轉移、3 納米技術的開發及 2 納米以下技術開發的先期準備。5 納米技術已經順利地移轉，研發單位與晶圓廠合作排除極紫外光微影量產問題。針對 3 納米技術的開發，極紫外光（EUV）微影技術展現優異的光學能力，與符合預期的芯片良率。研發單位正致力於極紫外光技術，以減少曝光機光罩缺陷及製程堆棧誤差，並降低整體成本。

2020年，台積公司在 2 納米及更先進製程上將着重於改善極紫外光技術的質量與成本。

2019年，公司的極紫外光項目在光源功率及穩定度上有持續性的進展，光源功率的穩定與改善得以加快先進技術的學習速度與製程開發。此外，極紫外光光阻製程、光罩保護膜及相關的光罩基板也都展現顯著的進步，極紫外光技術正逐步邁向全面生產製造就緒。

● 光罩技術

光罩技術是先進微影技術中極為重要的一環。2019年，研發組織成功地完成 5 納米制程光罩技術的轉移，並在 3 納米技術順利導入更復雜且先進的極紫外光的光罩技術，生產良率、週期時間及基板缺陷亦有實質進展，以符合大量生產的要求。

● 導線與封裝技術整合

台積公司在導線互連間距密度和系統尺寸上持續升級晶圓級系統整合技術（WLSI），推動系統性能向前演進超越了摩爾定律。WLSI 利用前段三維（3D）整合，系統整合芯片（TSMC-SoIC®）和後段三維整合而開發出創新技術，包括整合型扇出（InFO）和 CoWoS® 技術。台積公司擁有最先進製程的晶圓／芯片，以及混合匹配的前段三維和後段三維繫統整合，客户可以利用台積公司獨特的從晶圓到封裝的整合式服務來打造具差異化的產品。

● 三維集成電路（3D IC）與系統整合芯片（TSMCSoIC®）

系統整合芯片（TSMC-SoIC®）是一種創新的晶圓級封裝技術，將多個小芯片（Chiplet）整合成一個面積更小與輪廓更薄的系統單芯片，透過此項技術，7 納米、5納米甚至 3 納米的先進系統單芯片能夠與多階層、多功能芯片整合，可實現高速、高頻寬、低功耗、高間距密度、最小佔用空間的異質三維集成電路。有別於傳統的封裝技術，TSMC-SoIC® 是以關鍵的銅到銅接合結構，搭配硅導孔（Through-Silicon-Via, TSV）以實現最先進的 3D IC 技術。目前台積公司已完成 TSMC-SoIC® 製程認證，開發出微米級接合間距（bonding pitch）製程，並獲得極高的電性良率與可靠度數據，展現了台積公司已準備就緒，具備為任何潛在客户用 TSMC-SoIC® 生產的能力。

簡言之，TSMC-SoIC® 技術不僅提供延續摩爾定律的機會，並且在系統單芯片效能上取得顯著的突破。

● 硅中介層（Si Interposer）與 CoWoS®

2019年，由於高效能運算（HPC）與人工智能（AI）市場的快速成長，CoWoS® 需求持續強勁，該產品類別的獨特要求包括將具有最高運算能力的邏輯芯片與具有最大容量和頻寬的存儲器芯片整合在一起，而這正是 CoWoS® 的優勢所在。為了滿足持續增加的生產需求，先進後段晶圓廠 AP3 和 AP5 與最初的 CoWoS®晶圓廠 AP1 合力提供客户所需的 CoWoS® 產能。

在技術方面，第四代 CoWoS® 藉由擴大硅中介層的尺寸而進一步提高封裝整體性能，中介層面積高達 1,700 平方毫米，其大小足以容納一個全光罩（full-reticle）尺寸的系統單芯片和多達六個三維（3D）高頻寬存儲器（HBM）的堆棧。正在開發的第五代 CoWoS® 的中介層面積高達 2,400 平方毫米，並同時考慮了新的芯片架構，例如小芯片、系統整合芯片、以及第三代高頻寬記憶體（HBM3）。

● 先進扇出與整合型扇出（InFO）封裝技術

2019年，台積公司持續領先全球大量生產第四代整合型扇出層疊封裝技術（InFO-PoP Gen-4）以支援行動應用處理器與整合型扇出暨基板封裝技術（InFO_oS）高效能運算（HPC）晶粒分割的應用。第五代InFO-PoP 和第二代 InFO_oS 也分別通過了認證，支援行動應用和高效能運算應用。根據第五代 InFO-PoP 認證，此技術可以具有更小的封裝尺寸，更多的接腳數和更好的電源完整性（power integrity）。

第二代 InFO_oS 提供了更多的晶粒分割整合於更大的封裝尺寸和更高的頻寬上。持續開發具有更細間距晶粒到晶粒互連的多晶粒異質整合成就了無基板的嶄新整合型扇出技術，支援消費性應用。新世代整合式被動元件技術（Integrated Passive Device, IPD）提供高密度電容器和低有效串聯電感（Effective Series Inductance, ESL）以增強電性，並已通過 InFO-PoP 認證。AI 與 5G 行動應用將受惠於強化的 InFO-PoP 技術，新世代 IPD 預計於2020開始進入大量生產。

● 先進導線技術

為了強化客户的競爭力，台積公司透過導線技術架構的創新與新材料的開發，提供先進導線技術以提升芯片效能。創新的電力分佈網絡（PDN）方案在於減低傳統作法上的高壓降與電阻電容延遲，並利用更好的佈線資源來改善線路密度。新材料包括金屬與介電質材料，開發着重於結實的低介電材料與較低等效電容結構。

除了金屬阻絕層的開發之外，台積公司亦研發單金屬元素、雙元與三元合金。先進技術研究晶體管結構及材料的創新持續提升先進邏輯技術的效能並降低功耗。台積公司在二維材料及納米碳管晶體管的研究一直走在業界前端。

2019年，台積公司在超大型集成電路技術研討會（Symposia on VLSI Technology, VLSI）發表了使用有區域選擇的通道化學氣相沉積技術成長在二氧化硅 / 硅基板上的 40 納米通道長度上方閘極二硫化鎢 p 通道場效晶體管的首次展示。沒有使用二維材料層轉移，此直接化學氣相沉積技術更適合量產。

台積公司也在2019年舉行的國際電子元件會議（International Electron Device Meeting, IEDM）成功率先展示使用後段製程兼容的低温低成本和高遷移率的後段製程納米碳管晶體管在先進的 28 納米硅邏輯電路上進行異質整合。台積公司持續尋找支援人工智能和高效能運算的新興高密度、非揮發性存儲器硬件加速器。台積公司的先進技術研究可望為持續密度微縮、提升效能、降低功耗鋪路，提供先進邏輯技術以支援行動與高效能運算應用。

特殊製程技術

台積公司提供多樣化的新制程技術以協助客户廣泛解決各類產品的應用：

● 混合訊號／射頻

2019年，台積公司成功開發以 5 納米硅及電磁模擬為基礎的 LC 振盪器設計解決方案，滿足高速SerDes 電路設計的需求，藉由不同金屬層組合及特定佈局來縮短設計週期。為了滿足客户對於 5G 網絡藍圖之高速、低延遲、以及大量物聯網應用的需求成長，台積公司提供 16 納米及 28 納米射頻元件，透過提升截止頻率與最大震盪頻率以支援射頻收發器設計，以及 40 納米特殊製程強化崩潰電壓，在來自導通電阻與斷電容的乘積降低的相同效益下，支援射頻切換器設計的應用。

● 電源 IC ／雙極—互補金屬氧化半導體—雙重擴散金屬氧化半導體（BCD）

2019年，台積公司透過 40 納米超低功耗平台開發出 20-24 伏高壓元件的 40 納米 BCD 技術，與低壓元件和邏輯製程完全兼容，並首次成功整合可變電阻式存儲器，在小布局面積提供低功耗、高整合度，支援行動應用裝置的高速通訊界面，台積公司將持續開發 28 伏及 12-16 伏高壓元件以涵蓋更多的電源管理芯片應用。

● 面板驅動

2019年，台積公司完成雙平台先進高壓顯示驅動器 IC 技術。晶圓堆棧（WoW 28HPC / 40HV）和28HV 技術通過製程及可靠性認證，晶圓堆棧技術也已經完成了客户的產品良率和認證，相較於 40HV，其主動功耗降低 60％。

多家客户已完成 28HV 技術之早期IP 驗證。這些技術是支援小尺寸面板 4K 分辨率、有機發光二極管（OLED）和 120Hz 顯示驅動 IC 的先進技術。

此外，支援 AR / VR 應用的硅基 OLED 在 80HV 技術上展現出優異的亮度均勻度。2020年，台積公司計劃提升 28HV OLED 觸控顯示整合（TDDI）應用以及晶圓堆棧 8 伏晶體管的效能。

● 微機電系統

2019年，台積公司完成模塊化微機電系統（Modular MEMS）技術的驗證，以大量生產高解析度加速度計與陀螺儀。未來計劃包含開發下一世代高敏感度薄型麥克風、十二吋晶圓微機電光學影像穩定（Optical Image Stabilization, OIS）系統解決方案、以及生物微機電應用。

● 氮化鎵半導體

2019年，第一代 650 伏和 100 伏增強型高電子移動率晶體管（E-HEMT）投入生產，第二代 650 伏 和 100 伏 E-HEMT 之質量因素（FOM）較第一代改善50%，並且通過工程驗證。此外，台積公司完成 100V D-HEMT 元件的開發，已通過工程驗證，預計於2020年進入試產。

● 互補式金屬氧化物半導體（CMOS）影像傳感器

2019年，台積公司在互補式金屬氧化物半導體影像傳感器技術獲得數項進展。兩項主要成果：完成開發最新一代微縮化次微米像素傳感器，其像素尺寸較前一代減少 12.5%，並提高畫素讀取速度，降低讀取雜訊，以支援行動應用；併成功開發三維金屬 - 介電質 -金屬（MiM）高密度電容，內嵌影像傳感器陣列支援全域式快門與高動態範圍傳感器之應用。

● 嵌入式快閃存儲器／新興存儲器

2019年台積公司在嵌入式非揮發性存儲器技術領域達成數項重要的里程碑。在 40 納米制程方面，公司已成功量產分離閘（Split-Gate）反或閘式（NOR）技術，支援消費性電子產品的應用，例如物聯網、智慧卡和微控制器單元（MCU），也支援各種車用電子產品的應用。在 28 納米制程方面，公司的嵌入式快閃存儲器開發支援高效能行動運算與高效能低漏電製程平台已完成

技術驗證，以因應車用電子及微控制器的應用。台積公司並提供嵌入於非揮發性存儲器之電阻存儲器技術，作為低成本解決方案，支援對價格敏感的物聯網市場。40納米已完成技術驗證，客户產品驗證持續進行，28 納米預計於2020年進入量產，22 納米的開發符合進度，預計於2020年完成技術驗證。台積公司也正在開發 22 納米嵌入式磁阻式隨機存取存儲器，並已成功完成技術驗證進入量產，此外，台積公司致力於 16納米嵌入式磁阻式隨機存取存儲器的開發，以支援下一世代嵌入式存儲器 MCU、車用電子元件、物聯網、以及人工智能等多項新應用。

技術平台

台積公司提供客户具備完整設計基礎架構的先進技術平台，以達成令人滿意的生產力及生產週期，其中包括：電子設計自動化（EDA）設計流程、通過硅芯片驗證的元件數據庫及硅智財（IP）、以及模擬與驗證用的設計套件，例如製程設計套件（PDK）及技術檔案。

針對台積公司最先進的 5 納米、6 納米、7 納米、7納米強效版、12 納米、22 納米及 3D IC 技術設計實現平台，所需要的電子設計自動化工具、功能及硅智財解決方案都已經準備就緒來讓客户採用以滿足產品在不同設計階段上的需求。

此外，台積公司擴展其硅智財質量管理項目（TSMC 9000），使得硅智財稽核得以在台積公司或其外部認證的實驗室進行。為了能夠結合台積公司開放創新平台生態系統的硅智財以協助客户規劃新的產品設計定案，開放創新平台生態系統提供一個入口網站，連結客户至一個擁有 42 個解決方案提供者的生態系統。

總體而言，台積公司與硅智財夥伴們從 0.35 微米到 5 納米所累積的硅智財組合超過 2 萬 6,000 個，滿足了客户設計的需求。台積公司與電子設計自動化夥伴從 0.13 微米到 5 納米打造許多的電子設計自動化解決方案，成功地支援客户設計定案。

協助客户開始設計

台積公司的技術平台提供了堅實的基礎，協助客户實現設計，客户得以透過台積公司內部開發的硅智財與工具，或其 OIP 夥伴擁有的硅智財與工具進行芯片設計。

技術檔案與製程設計套件

電子設計自動化工具的驗證是奠定硅智財和客户設計的基礎，以確保它們都符合台積公司製造技術上的需求，而驗證的結果可於 TSMC-OnlineTM 取得。這些驗證工具都有相對應的技術檔案及製程設計套件（PDK）提供給客户下載來使用。從 0.5 微米到 5 納米制程，台積公司提供廣泛的製程設計套件，支援數位邏輯、混合訊號、射頻（RF）、高壓驅動器、CMOS 影像傳感器（CIS）、以及嵌入式快閃技術等應用領域。除此之外，台積公司提供技術檔案：設計法則檢查（Design Rule Check）、布 局 與 電 路 比 較（Layout Versus Schematic）、 寄生元件參數萃取（RC Extraction）、自動佈局與繞線（Place-and-Route）及佈局編輯器（Layout Editor）以確保電子自動化工具支援其製程技術。

截至2019年，台積公司已在 TSMC-OnlineTM 上提供客户超過1 萬 600 個不同的技術檔案及 360 個製程設計套件。每年客户下載使用技術檔案與製程設計套件已超過 10 萬次。

元件數據庫與硅智財

硅智財是集成電路設計所需要的基本元件，台積公司和生態夥伴針對客户不同的設計應用需求提供了不同種類的硅智財，包括了基礎硅智財，類比硅智財，崁入式記憶硅智財，界面硅智財和軟智財，為了支援 3D IC 客户的需求，台積公司也於2019年開始提供 3D IC硅智財。台積公司與其設計聯盟合作伙伴為客户提供了豐富的可重複利用硅智財，對許多電路設計來説，這些硅智財是不可或缺的基本元件。

2019年，台積公司擴增其元件數據庫與硅智財內容，使其總數超過 2 萬 6,000 個，較2018年成長 30%。

設計方法與流程

參考設計流程是建立在經過驗證的電子設計自動化工具上，提供客户額外所需的設計流程方法上的創新來幫助提高生產力。2019年，台積公司透過開放創新平台的合作，克服了關鍵的設計挑戰，針對數位及系統單芯片應用所需的創新 6 納米及 3D IC 技術發表了完整的參考流程，為了達到效能、功耗與面積的最佳化目的，提供 FinFET 和 TSMC-SoIC® 設計解決方案及設計方法。