走向MCU的新型存儲_風聞
半导体行业观察-半导体行业观察官方账号-专注观察全球半导体最新资讯、技术前沿、发展趋势。2021-02-01 09:09
今天我們來聊下新興的非易失性存儲器（eNVM）的進展，在談eNVM之前，就不得不先談起嵌入式閃存（eFlash）。
現在幾乎所有的MCU細分市場現在都使用eFlash解決方案。什麼是嵌入式閃存？內置微控制器、SoC等元件的閃存一般為稱為“嵌入式閃存”。它與獨立式（Standalone）存儲器的最大區別在於是否將CMOS 邏輯作為平台。
摩爾定律的趨勢要求晶體管不斷的向更小尺寸微縮，但嵌入式閃存的微縮化正在逼近極限。這主要是因為閃存的微縮化步伐趕不上CMOS 邏輯的微縮化。我們都知道，當下CMOS 邏輯量產的最先進技術節點為5納米，而閃存微控制器的量產代際還停留在40納米節點，加工尺寸的差距為8倍，技術代際的差距也至少有四代（假設代際區間為：7納米時代、14納米時代、28納米時代）。
與普通的邏輯半導體相比，由於嵌入式閃存的存儲單元採用具有特殊構造的晶體管，在讀寫方面需要較高的電壓，理論上來講不易實現微縮化。此外，22納米世代以後CMOS 邏輯的晶體管全部立體化，為FinFET。用於嵌入式閃存的晶體管的研發技術極其困難。
於是，人們正在積極研發能夠替換嵌入式閃存的非易失性存儲技術（eNVM技術），包括相變存儲器（PCM），自旋轉移轉矩隨機存取存儲器（STT-RAM）、電阻式隨機存取存儲器（RRAM），以及英特爾的Optane等等。嵌入式非易失性存儲半導體（eNVM）技術的優勢主要有兩點：首先，在生產多層線路時就將存儲元件埋入，不受晶體管技術的限制。其次，與閃存相比，讀寫所需電壓較低。因此，就28納米以後的技術世代而言，eNVM技術有望代替eFlash技術。
ePCM技術率先登上MCU舞台
eNVM技術的最有力後補技術為STT-MRAM技術。而幾大晶圓廠也在積極擁抱eMRAM技術。在ISSCC 2020上，台積電介紹了其32Mb MRAM的進展；2020年3月，晶圓大廠格芯宣佈，其22nmFD-SOI 平台的嵌入式eMRAM已投入生產；2019年3月，三星推出首款商用eMRAM產品；英特爾也發佈過關於MRAM研究的新論文。
按説STT-MRAM技術應是各大MCU廠商的頭道菜，因為eMRAM比eFlash更快，更省電。不同於eFlash是一種前端技術，eMRAM的磁性存儲元件搭建於後端金屬層上，這就利於將其集成邏輯製程，FD-SOI不會對前端晶體管造成影響。但是，事情的發展卻不是如此！ePCM技術卻率先登上MCU舞台。
根據pc.watch的報道，令人意外的是，在28納米世代以後的生產技術中，微控制器廠家率先發布的eNVM技術並不是STT-MRAM，而是ePCM（ePCM，Phase Change Memory）。微控制器廠家巨頭意法半導體在2018年12月發佈稱，研發了一項車載嵌入式相變化存儲半導體，可代替28納米邏輯。
後來在2019年2月，意法半導體又宣稱，開始量產28納米世代的32bit微控制—-“Stellar”系列。“Stellar”系列不採用嵌入式閃存，作為42MB的微控制器，可內置容量極大的嵌入式PCM。首代產品內置了16MB的大容量PCM，內置了6核Arm Cortex-R52（最大作業周波數400MHz）、8MB的RAM。工作温度範圍：-40℃～+165℃，滿足車載信賴性要求“0”（Auto Grade 0）。工藝技術採用28納米世代的FD-SOI CMOS技術。
通過pc.watch的報道我們發現，ePCM技術的優勢在於存儲元件的結構較簡單。僅包含上下電極、且層數在五層以下。然而，STT-MRAM技術下的存儲元件結構複雜、層數至少在10層左右。以上這種差異會直接影響產量。
此外，從外部施加磁性（用途為電機控制方向）時，ePCM技術不需要防護罩（Shield）。STT-MRAM技術下，僅靠硅片的話，抗磁性較弱。在電機控制方面，有些使用場景下會需要使用磁性防護層的封裝模式。這會增加封裝的成本。
PCM技術緣何能走進車載存儲半導體？
一直以來人們普遍認為PCM技術不適用於車載半導體。PCM是利用被稱為“Chalcogenaide”的化合物（合金）在結晶狀態和非結晶狀態（Amorphous）時巨大的導電性差異來存儲數據的。
通過控制加熱和冷卻來改變化合物的狀態變化。轉為非結晶狀態（數字“0”）的動作被稱為“重啓（Reset）”。在“重啓（Reset）”動作下，在極短的時間內對“Chalcogenaide”合金進行迅速高温加熱、並在極短的時間內迅速使其冷卻。轉為結晶狀態（數字“1”）的動作被稱為“啓動（Set）”。在“啓動（Set）”動作下，對“Chalcogenaide”合金以稍長的時間、較低的温度進行加熱，且以稍長的時間慢慢使其冷卻（此處的時間和温度是相對於“重啓”的）。
標準情況下，PCM中採用的“Chalcogenaide”化合物為Ge2Sb2Te5，且Ge（鍺）、sb（銻）、Te（碲）以2:2:5的比例混合。多被表示為“GST-225”、“GST225”。“GST-225”的相變化需要的時間極短，為數十ns（納秒），相變化次數為100萬甚至更多。
GST-225的結晶温度較低，為150度，那麼採用了GST-225的PCM的使用温度上限則為+100度左右。因此，可用於消費類電子（因為其温度的使用上限為+70度或85度），但是，很難應用於上限温度為+105度的工業領域。更無法應用於上限温度為+125度、+150度的車載方面。以上是關於PCM的常識。
超耐熱PCM材料的發明顛覆了PCM的以上常識。意法半導體研發了一款結晶温度更高的GST材料，此款材料具有較高的Ge（與GST-225相比）含量，並應用到了嵌入式PCM（意法半導體內部稱之為“Ge Rich GST”或者“T合金”）。“Ge Rich GST”的結晶温度高達+370度。運用此次研發成果，使滿足車規半導體信賴性級別“0”（Auto Grade 0)的PCM內置微微控制器的量產得以實現。
面積減半的ePCM
此外，意法半導體還在2020年12月召開的國際學會---IEDM 2020上公佈了將存儲單元格面積減半的嵌入式PCM技術（ePCM）。意法半導體在2018年12月召開的IEDM 2018上公佈的第一代ePCM技術，其存儲單元格的面積是0.037²um。
在2020年12月的IEDM上發佈的ePCM技術（姑且稱之為“第二代”）的存儲單元格面積極小，為0.019²um。在以往的國際學會、學會論文中公佈的所有嵌入式非易失性存儲半導體中（包含嵌入式閃存），0.019²um是面積最小的。二代存儲單元格的面積僅為第一代的53%。CMOS 邏輯雖然也採用了同樣的生產技術（28納米世代的FC SOI CMOS 工藝），但ePCM技術下的存儲單元格面積減小了幾乎一半。
上圖是存儲容量達16MB（128Mbit）的嵌入式PCM micro硅片圖片。左側是IEDM 2018上發佈的第一代產品、右側是IEDM 2020上發佈的第二代產品。二者都出自IEDM論文。但是，左右兩圖的縮小比例不一致。
第一代和第二代的最大區別在於單元選擇器和選擇器的分離。第一代的選擇器為n 型channel MOS FET。由於是FD SOI，因此即使施加Back Body Bias，存儲單元選擇器還是標準的。
在第二代中，由於存儲單元選擇器較小，因此單元選擇器為縱型pnp 雙極晶體管（Bipolar Transistor）。FD SOI的p阱（Well）為集電極（Colletcor）、n阱為基極（Base）、p型擴散層為發射極（Emitter）。為了能夠與CMOS Logic進行工藝互換，留下了與n Channel MOS同樣的虛擬柵極(Dummy Gate)。
此外，採用極其淺的溝槽（被稱為SSTI，Super-Shallow Trench Isolation）來分離位線（BitLine）間的元件，因此縮短了位線間的距離。每4根位線彙集在一起，且通過SSTI與其他位線相分離。就字線的元件分離而言，與之前一樣，採用STI（Shallow Trench Isolation）。通過以上努力，大幅度縮短了存儲單元的面積。
意法半導體研發的嵌入式PCM（ePCM）技術比較。（表格出自：筆者根據IEDM上發佈的論文、演講內容製作了此表。）
在IEDM 2020上，有論文和演講中提到了16MB Macro的生產良率隨時間的變化情況，良率已經幾乎接近100%。即，在ePCM的生產中，在CMOS 邏輯上追加的薄膜僅有兩片。
結語
雖然ePCM技術確實取得了一定的進展，包括在材料以及面積上等等，但是，要將ePCM技術推廣到半導體市場上，還有一些不確定因素。意法半導體儘管在從事着28納米世代的FD SOI CMOS邏輯的代工業務，但不確定其是否會提供ePCM技術。
另一方面，如上文所提到的，由於已經有多家經驗豐富的Foundry企業同時提供28納米世代和22納米世代的邏輯半導體，因此從微控制器廠家、半導體控制器廠家的立場來看，嵌入式STT-MRAM技術使用起來更容易些。
所以，目前，尚不清楚哪種存儲技術將成為這場戰鬥的贏家，因為一項技術的推動需要芯片製造商、技術許可方、晶圓代工廠，工具和設備製造商等多個產業鏈的支持才行。