台積電最新進展：2nm正在開發，3nm和4nm將在明年面世_風聞

來源：內容由半導體行業觀察（ID:icbank）編譯自「anandtech」，謝謝。對於台積電來説，作為全球最大的晶圓代工廠，擁有近500個客户，這就是他們的獨特之處。一方面，公司幾乎可以為提出任何需求的所有客户提供服務；另一方面，就容量和技術而言，他們必須領先於其他任何人；就產能而言，台積電（TSMC）是不接受任何挑戰，而且未來幾年也不會。至於製造技術，台積電最近重申，它有信心其N2，N3和N4工藝將按時提供，並且比競爭節點更先進。

台積電的信心

台積電在今年初將其2021年的資本支出預算大幅提高至250-280億美元，並將其進一步增加至約300億美元，這是其三年計劃的一部分——計劃在製造能力和研發上投入1000億美元。

台積電今年300億美元的資本預算中，約有80％將用於擴展先進技術的產能，例如3nm，4nm / 5nm和6nm / 7nm。分析師認為，到今年年底，先進節點上的大部分資金將用於將台積電的N5產能擴大，擴大後的產能將提到至每月110,000〜120,000個晶圓啓動（WSPM）。台積電同時表示，其資本支出的10％將用於先進的封裝和掩膜製造，而另外10％將用於特殊技術（包括成熟節點的定製版本）。

TMSC還在英特爾宣佈了IDM 2.0戰略（涉及內部生產，外包和代工業務）之後，宣佈了最新的CapEx計劃，並在很大程度上重申了TMSC對甚至未來的短期和長期前景的信心。

台積電總裁兼首席執行官魏哲家在最近的一次分析師和投資者電話會議上説：“作為一家領先的純晶圓代工廠，台積電在我們30多年的歷史中從未缺少競爭，但我們知道如何競爭”，“我們將繼續專注於提供技術領先地位，卓越的製造並贏得客户的信任。最後一點，客户的信任非常重要，因為我們沒有與客户競爭的內部產品。”

N5贏得客户

台積電（TSMC）是第一家在2020年中期開始使用其N5（5 nm）工藝技術進行芯片大批量生產（HVM）的公司。

最初，該節點僅用於台積電的alpha客户-Apple和HiSilicon。在9月14日停止向後者發貨後，這使所有領先的生產能力都留給了Apple。到目前為止，越來越多的客户已經準備好使用他們的N5設計，因此該節點的採用率正在增長。同時，台積電表示，與幾個月前的預期相比，更多的客户計劃使用N5系列技術（包括N5，N5P和N4）。

魏哲家説：“ N5已經進入第二年的批量生產，其產量要比我們最初的計劃要好。” 在智能手機和HPC應用的推動下，N5需求繼續強勁，我們預計N5到2021年將貢獻約20％的晶圓收入。[…]實際上，我們看到越來越多的5nm和3nm客户參與其中[與相似階段的7 nm相比]。他們的參與度如此強烈，我們必須為此真正做好準備。”

對於TSMC，HPC應用包括許多不同類型的產品，包括AI加速器，CPU，GPU，FPGA，NPU和視頻遊戲SoC等。由於它們只是合同製造商，因此台積電沒有透露其客户使用一個節點或另一個節點生產的產品種類（我們知道它為智能手機/平板電腦/機頂盒構建了Apple A14 SoC，為PC構建了Apple M1 SoC）。和平板電腦），但在HPC領域中採用N5的趨勢正在增長，這一事實很重要。

台積電（TSMC）負責人表示：“在對智能手機和高性能計算應用的強勁需求的推動下，我們預計N5系列的需求將在未來幾年繼續增長。” “我們希望不僅在第一波中看到高性能計算，而且將來還會有更多需求波來支持我們領先的[N5]節點。”

台積電的N5在領先技術的採用者中獲得市場份額並不奇怪。分析師估計，台積電的N5晶體管密度約為每平方毫米1.7億個晶體管（MTr / mm 2），如果準確的話，它是當今可用的最密集的技術。相比之下，三星Foundry的5LPE的晶體管密度介乎125 MTR /平方毫米〜130 MTR /平方毫米之間，而Intel的10納米設有一個約100 MTR /平方毫米的密度。

台積電將在未來幾周內開始使用其N5技術的性能增強版本N5P來製造芯片，該版本有望將頻率提高多達5％或將功耗降低多達10％（以相同的複雜度）。該技術為客户提供了無縫的遷移路徑——無需大量的工程資源投資或更長的設計週期時間，因此擁有N5設計的任何人都可以使用N5P。例如，N5的早期採用者可以將其IP重新用於其N5P芯片。

N4：明年有望實現

台積電的N5技術系列還包括進化的N4工藝，該工藝將於今年晚些時候進入風險生產，並將於2022年投入批量生產。

與N5相比，該技術旨在提供更高的PPA（功率，性能，面積）優勢，但保持相同的設計規則，設計基礎架構，SPICE仿真程序和IP。同時，由於N4進一步擴展了EUV光刻工具的使用範圍，因此還減少了掩模數量，工藝步驟，風險和成本。

魏哲家説：“ N4將利用N5的強大基礎來進一步擴展我們的5 nm系列。” “ N4是具有兼容設計規則的N5的直接移植，同時為下一波5納米產品提供了進一步的性能，功率和密度增強。N4風險生產的目標是今年下半年，到2022年實現批量生產。”

到2022年，N4進入HVM時，台積電將擁有大約兩年的N5經驗和三年的EUV經驗。因此，人們期望產量會很高，而性能可變性肯定會很低。

但是，即使N4有望達到最先進的水平，它也不會成為台積電明年將提供的最先進的製造技術。

N3：2022年下半年到來

2022年，全球最大的芯片合同製造商將推出其全新的N3製造工藝，該工藝將繼續使用FinFET晶體管，但預計PPA將大幅提升。

尤其是，與目前的N5工藝相比，TSMC的N3承諾將性能提高10％– 15％（在相同的功率和複雜度下），或將功耗降低25％– 30％（在相同的性能和複雜度下）。同時，新節點還將根據結構將晶體管密度提高1.1到1.7倍（模擬為1.1倍，SRAM為1.2倍，邏輯為1.7倍）。

N3將進一步增加EUV層的數量，但將繼續使用DUV光刻技術。而且，由於該技術一直在使用FinFET，因此不需要從頭開始重新設計和開發全新IP的新一代電子設計自動化（EDA）工具，這可能會成為基於Samsung Foundry基於GAAFET / MBCFET的3GAE的競爭優勢。。

魏哲家説：“ N3將是我們N5後的又一個完整節點，它將使用FinFET晶體管結構為客户提供最佳的技術成熟度，性能和成本。” “我們的N3技術開發進展順利，與N5和N7相比，我們繼續看到N3的HPC和智能手機應用的客户參與度更高。”

實際上，台積電關於增加客户對N3的參與的説法間接反映了其對N3的高期望。

台積電首席執行官説：“ [N3]風險生產計劃在2021年進行。” “目標是在2022年下半年實現量產。引入N3技術將成為PPA和晶體管技術中最先進的鑄造技術。[…]我們對我們的[N5]和[N3]充滿信心，他們將是台積電的大型持久節點。”

N3之後

Gate-all-around FETs（GAAFET）仍是台積電發展路線圖的一部分。預計該公司在其“後N3”技術（可能是N2）中使用新型晶體管。實際上，該公司處於下一代材料和晶體管結構的探路模式，這些材料和晶體管結構將在未來的許多年中使用。

該公司在最近的年度報告中説：“對於先進的CMOS邏輯，台積電的3nm和2nm CMOS節點正在順利進行中。” “此外，台積電加強了探索性的研發工作，重點放在2nm以外的節點以及3D晶體管，新存儲器和low-R interconnect等領域，這些領域有望為許多技術平台奠定堅實的基礎。

值得注意的是，台積電正在擴大Fab 12的研發運營能力，目前正在研究和開發N3，N2和更高級的節點。

總結

總體而言，台積電有信心其“每個人的代工廠”戰略將使其在規模，市場份額和銷售方面進一步增長。該公司還期望繼續保持其技術領先地位，這對於增長至關重要。

台積電（TSMC）首席財務官Wendell Huang在最近一次與分析師和投資者的電話會議上表示：“到2021年全年，我們現在預測晶圓代工產業的增長率約為16％。” 對於台積電，我們有信心我們可以超越晶圓代工收入的增長，到2021年將增長20％左右。”

該公司擁有強大的技術路線圖，並且計劃每年繼續引入改進的前沿節點，從而以可預見的節奏為客户提供改進。

台積電（TSMC）知道如何與領先節點和專注於特殊工藝技術的芯片製造商競爭，因此，英特爾（Intel）代工服務（IFS）並沒有立即面臨威脅，尤其是因為這家藍色巨人主要是在邊緣和高級節點。

財務分析師普遍認同台積電的樂觀態度，主要是因為期望該公司的N3和N5節點不會有競爭對手提供相似的晶體管密度和晶圓啓動。

分析師Szeho Ng表示：“繼英特爾3月份宣佈晶圓代工廠商捲土重來之後，台積電願意從2021年開始制定一項為期3年的1000億美元的資本支出/研發投資計劃，表明了其擴大晶圓代工廠領導地位的信心。“我們看到台積電的戰略價值隨着N3 / N5的增長而增長：HPC /智能手機應用大力開展N5 tape out，而與N5 / N7處於類似階段相比，N3的客户參與度更高。”