中微半導體攪動芯片製造設備江湖_風聞

來源：內容由半導體行業觀察（ID:icbank）原創，謝謝。

本週，中微半導體公司宣佈其首台8英寸甚高頻去耦合反應離子（CCP）刻蝕設備Primo AD-RIE 200順利付運客户生產線。

據該公司介紹，Primo AD-RIE 200是中微半導體自主研發的新一代8英寸CCP刻蝕設備。基於12英寸CCP刻蝕設備的成熟工藝，Primo AD-RIE 200在技術創新和生產效率方面都有了進一步提升，能夠滿足不同客户8英寸晶圓的加工需求。為提高生產效率，Primo AD-RIE 200可靈活配置多達三個雙反應台反應腔（即六個反應台）。此外，Primo AD-RIE 200提供了可升級至12英寸刻蝕設備系統的靈活解決方案，以滿足客户生產線未來可能擴產的需求。

近兩年，全球8英寸晶圓加工設備一直處於緊缺狀態，且市場供應始終難以滿足應用需求。此次，中微半導體基於其12英寸CCP刻蝕設備技術，推出了8英寸CCP刻蝕設備，對於進一步拓展市場，提升行業影響力將會發揮重要作用。

不過，這也僅僅是起步階段，畢竟中國的半導體設備企業在全球的市佔率還是比較低的。作為製造芯片的重要環節，刻蝕設備市場的技術和產品主要還是被美國和日本的那三、四家大廠把持着。

目前，全球刻蝕設備市場主要由Lam，東京電子(TEL)和應用材料(AMAT)這三家把持，它們的合計市場份額就佔到了全球的90%以上，其中，Lam獨佔52%的市場份額，東京電子與應用材料分別佔據 20%和19%。

中國本土的刻蝕設備企業主要有中微半導體、北方華創、屹唐半導體和中電科。其中，中微、北方華創和屹唐半導體均以生產幹法刻蝕設備為主，中電科除了生產幹法刻蝕設備以外，還生產濕法刻蝕設備。此外，創世微納、芯源微和華林科納等也生產刻蝕設備，但市佔率和影響力較小。

刻蝕設備分類刻蝕是用化學或物理方法有選擇地從硅片表面去除不需要的材料的過程。刻蝕的基本目標是在塗膠的硅片上正確地複製掩膜圖形。

刻蝕分為幹法刻蝕和濕法刻蝕，目前，幹法刻蝕是主流工藝。

幹法刻蝕是把硅片表面暴露於氣態中，產生等離子體，等離子體通過光刻膠中開出的窗口與硅片發生物理或化學反應，從而去除暴露的表面材料。幹法刻蝕是亞微米尺寸下刻蝕器件的主要方法。濕法刻蝕是使用液體化學試劑（如酸、鹼和溶劑等）以化學方式去除硅片表面的材料，濕法刻蝕一般只是在尺寸較大的情況下（大於3微米）使用。

按照反應原理來劃分，幹法刻蝕分為三種：物理性刻蝕，又稱離子束濺射刻蝕，原理是使帶能粒子在強電場下加速，這些帶能粒子通過濺射刻蝕作用去除未被保護的硅片表面材料；化學性刻蝕，又稱等離子體刻蝕，純化學刻蝕作用中，通過等離子體產生的自由基和反應原子與硅片表面的物質發生化學反應達到刻蝕的效果；物理化學性刻蝕，即反應離子刻蝕，為物理刻蝕與化學刻蝕混合作用，結合了兩種作用的優點，能獲得較好的線寬，因而在大多數幹法刻蝕中多采用反應離子刻蝕。

目前，先進集成電路製造技術中用於刻蝕關鍵層的刻蝕方法是高密度等離子體刻蝕技術。傳統技術難以使刻蝕物質進入高深寬比圖形中並將殘餘生成物從中排出，因此不能滿足0.25μm以下尺寸的加工要求，解決辦法是增加等離子體的密度。高密度等離子體刻蝕技術主要分為電子迴旋加速振盪（ECR）、電容或電感耦合等離子體（CCP/ICP）、雙等離子體源等。

按照被刻蝕的材料，幹法刻蝕可以分為：金屬刻蝕、介質刻蝕和硅刻蝕。其中，介質刻蝕使用量最大。

金屬刻蝕主要是在金屬層上去掉鋁合金複合層，製作出互連線，介質刻蝕是用於介質材料的刻蝕，如二氧化硅，硅刻蝕（包括多晶硅）應用於需要去除硅的場合，如刻蝕多晶硅晶體管柵和硅槽電容。對於8英寸晶圓，介質、多晶以及金屬刻蝕是刻蝕設備的常用類別。進入12英寸時代以後，隨着銅互連的發展，金屬刻蝕逐漸萎縮，介質刻蝕份額逐漸加大。目前，介質刻蝕設備的份額已經超過50%，而且隨着器件互連層數增多，介質刻蝕設備使用量越來越大。

中國企業積蓄力量中國國產設備具備發展潛力與實力，除了美國、日本以外，中國已經逐漸成為世界第三大半導體設備供應市場。根據中微半導體創始人尹志堯預計，在刻蝕設備領域，未來國產率有望達到50%。這是因為，在國產核心設備（晶圓加工）中，刻蝕機的國產化率最高，且佔比在逐年上升，據SEMI預計，2020年，中國國內刻蝕設備國產率有望達到20%。

在中國刻蝕設備生產商中，北方華創主要覆蓋ICP刻蝕設備，該公司的ICP刻蝕設備主要用於硅刻蝕和金屬材料刻蝕。28nm製程以上刻蝕設備已經實現產業化，在先進製程方面，該公司硅刻蝕設備已經突破14nm技術。

中微半導體在CCP刻蝕領域具備明顯優勢。在邏輯集成電路製造方面，中微半導體是國內唯一進入台積電先進製程生產線的國產設備廠商，2017年，中微刻蝕設備進入台積電7nm生產線，5nm製程正在展開合作。同時，該公司的刻蝕設備進入了長江存儲、華虹宏力等國內晶圓製造廠商。在3D NAND 芯片製造方面，中微半導體的CCP設備技術可應用於64層芯片量產，據悉，該公司根據存儲器廠商的需求，正在開發96層及更先進的刻蝕設備和工藝。

到目前為止，中微已成功開發了雙反應台Primo D-RIE，雙反應台 Primo AD-RIE 和單反應台的Primo AD-RIE刻蝕設備，涵蓋65nm、45nm、32nm、28nm、22nm、14nm、7nm和5nm的眾多刻蝕應用。另外，該公司從2012年開始開發ICP刻蝕設備，目前已成功開發出單反應台的Primo nanova刻蝕設備，同時着手開發雙反應台ICP刻蝕設備。

技術和應用雙輪驅動從行業的整體發展情況來看，刻蝕設備市場正在應用需求和技術進步雙輪驅動下發展着。

特別是這幾年市場對存儲器需求旺盛，這對刻蝕設備發展趨勢產生了顯著影響：首先，存儲器投資佔比不斷提高，特別是3D NAND，其需要增加堆疊的層數，根據東京電子統計，3D NAND中刻蝕設備的支出佔比達到50%，遠高於此前工藝NAND的15%；其次，對介質刻蝕有很大影響，一方面，3D NAND要求刻蝕技術實現更高的深寬比，要在氧化硅和氮化硅一對的疊層結構上，加工40:1到60:1的極深孔或極深的溝槽，另一方面，需要介質刻蝕高精度薄膜，需要能量較低、均勻度更高的等離子體，並且在低電壓下進行，採用ICP刻蝕的比例在增加。

CCP刻蝕主要是以高能離子在較硬的介質材料上，刻蝕高深寬比的深孔、深溝等微觀結構，而ICP刻蝕主要是以較低的離子能量和極均勻的離子濃度刻蝕較軟和較薄的材料。

在硅刻蝕方面，以ICP刻蝕設備為主。定義特徵尺寸的關鍵工序，包括柵極硅刻蝕、淺溝槽硅刻蝕，對選擇比、均勻性有很高的要求。

介質刻蝕方面，以前以介質刻蝕為主，趨勢是ICP刻蝕設備比例增加。對比較硬的介質材料，需要刻蝕高深寬比的深孔、深溝等微觀結構時，通常使用CCP設備，對於3D NAND而言，高深寬比要求更高。另外，存儲器件的結構變化，使得需要刻蝕高精度薄膜，因此，ICP刻蝕的比例在增加。

未來展望近年來，刻蝕設備市場快速發展。2013年，全球市場規模約為40億美元，隨着閃存技術突破，存儲市場拉動刻蝕設備需求明顯增大，2019年市場規模達到115億美元。SEMI預測2025年全球刻蝕設備市場空間將達到155億美元，年複合增速約為12%，市場空間增量主要來自於存儲製造對刻蝕設備的需求激增。

此外，工藝升級正在帶動刻蝕設備用量提升。根據中微半導體披露的高階製程刻蝕工藝來看，由於光刻機在20nm以下光刻受到光波長度的限制，因此無法直接進行光刻與刻蝕，而是要通過多次光刻、刻蝕生產出符合要求的更微小的結構。目前，普遍採用多重模板工藝原理，即通過多次沉積、刻蝕等工藝，實現10nm線寬的製程。14nm製程所需使用的刻蝕步驟達到64次，較28nm提升60%。7nm製程所需刻蝕步驟更是高達140次，較14nm提升118%。

隨着製程工藝節點逐步縮小到5nm、3nm、2nm，對刻蝕設備提出了更高要求，一是需要更精密的加工精度來匹配先進製程，二是需要更高的刻蝕速度來完成更多的步驟要求，因此，先進製程對刻蝕設備的要求顯著提高。

另外，當前市場普遍使用的沉浸式光刻機受光波長的限制，關鍵尺寸無法滿足要求，必須採用多重模板工藝，利用刻蝕工藝實現更小的尺寸，使得刻蝕技術及相關設備的重要性和用量進一步提升。