先進製程量產的“幕後”_風聞
半导体行业观察-半导体行业观察官方账号-专注观察全球半导体最新资讯、技术前沿、发展趋势。2021-07-19 14:24
來源：內容由半導體行業觀察（ID:icbank）原創，謝謝。
近期，Digitimes發表了一份研究報告，分析了三星、台積電、英特爾和IBM四家的半導體制程工藝密度，對比了10nm、7nm、5nm、3nm及2nm的具體情況。
不過，以上這些數據並不能100%反映各家的技術水平，具體還要考慮到性能、功耗、成本等多種因素。
雖然以上四家的工藝密度各不相同，有高有低，但就目前全行業來看，具備這種設計和生產能力的，也只有台積電、三星和英特爾這三家了，數據無論高低，都屬於業內頂級水平了，具體差異還是會有些“數字遊戲”成分在內的。
從目前情況來看，10nm曇花一現，7nm已經較為成熟，具有很大的量產規模，相對而言，5nm實現量產時間不長，且在爬坡階段，而3nm和2nm還未實現量產，這三種製程是最前沿的工藝了，由於都還沒有達到成熟階段，都需要產業鏈上下游各方的共同努力，不斷在研發層面突破，才能在最終的芯片生產階段保證質量和數量。正所謂兵馬未動，糧草先行，最先進工藝實現大規模量產前，裝備、材料等各項技術的完善和成熟是關鍵，也是重要保障。
以下分別看一下5nm、3nm、2nm的“後勤保障”和戰備情況。
5nm
目前，只有台積電和三星量產了5nm，其中又以台積電為主，正處於產能爬坡階段，對相應的設備和材料等有更多的要求。
設備方面，不久前，中國中微公司董事長尹志堯表示，該公司開發的12英寸晶圓等離子刻蝕設備，已經進入了客户的5nm製程生產線。等離子體刻蝕機是芯片製造中的一種關鍵設備，用來在芯片上進行微觀雕刻，每個線條和深孔的加工精度都是頭髮絲直徑的幾千分之一到上萬分之一，精度控制要求非常高。
在EUV光刻機方面，全球僅有ASML一家公司掌握着EUV光刻機的核心技術，這也是5nm製程必需的設備，但EUV光刻機的成本十分高昂，每台售價高達1.2億美元，幾乎是DUV光刻機價格的2倍。
根據ASML公司發佈的財報，2019全年共出貨了26台EUV光刻機，2020年交付了30多台EUV光刻機，2021年則會達到45-50台的交付量。這其中很大一部分都供給了台積電，用於擴充5nm，以及7nm產能。
5nm並不能單純依靠核心工藝的創新與EUV設備的加持。從材料角度來説，光刻膠等半導體材料的創新也是製程演進的關鍵所在。
2019年，日韓之間的半導體材料大戰爆發，韓國用於製造半導體和零部件設備的光刻膠、高純度氟化氫和含氟聚酰亞胺三大半導體材料，均遭到日本的出口限制，對韓國部分重要的產業發展造成了不小的影響。
光刻膠則是這三類半導體材料中的重中之重。
在芯片製造過程中，曝光、顯影和刻蝕等重要工藝步驟都與光刻膠有關，耗時佔總工藝時長的40%至60%，成本也佔整個芯片製造成本的35%。
有機光刻膠主要用於90nm到7nm的芯片製造，但隨着製程推進到5nm，將開始需要無機光刻膠。
目前來看，中高端光刻膠產品主要還是掌控在日本廠商手中，台積電與日本合作伙伴保持着緊密的聯繫。
對於中國大陸的半導體材料廠商來説，機會也越來越多，如安集微電子、江豐電子等都是台積電的供應商。2016-2018年，安集微電子來自台積電的收入佔比依次是10.7%、9.7%、8.1%，但安集微主要為台積電成熟製程提供拋光液等產品。江豐電子的重要客户中也包括台積電，其鉭靶材及環件已在應用於台積電7nm芯片中。但要想打入其5nm製程供應鏈，大陸半導體材料廠商還需要再努力。
掩模方面，家登是台積電掩模傳送盒的獨家供貨商，隨着台積電在7nm導入EUV，加上5nm量產，EUV掩模傳送盒出貨可望倍增，且導入EUV後，掩模可曝光次數為原先四分之一，帶動掩模傳送盒需求進一步提升。
3nm
為了如期量產3nm製程芯片，台積電一直在加大投資力度，2021年全年投資預估達到了300億美元，預計超過150億美元會用於3nm製程。其中，很大一部分都要用於購買半導體設備，涉及的廠商主要有ASML、KLA、應用材料等，他們供應的光刻機、蝕刻機等都是製造3nm製程芯片的重要設備。
對於3nm這樣尖端地製程工藝來説，光刻機地重要性愈加突出，而能提供EUV設備的，只有ASML一家，因此，該公司對於台積電和三星的重要性也愈加突出，雙方都在儘可能地從ASML那裏多獲得一些最先進地EUV設備。
不久前，ASML CEO Peter Wennink在財報會上指出，5nm製程採用的EUV光罩層數將超過10層，3nm製程採用的EUV光罩層數會超過20層，隨着製程微縮EUV光罩層數會明顯增加，並取代深紫外光（DUV）多重曝光製程。
此外，台積電在先進製程可以一直領先對手的關鍵就是封裝。封裝技術是台積電拿下蘋果訂單的決勝武器。半導體產業面對物理極限挑戰，為了能在同一顆芯片裏裝進更多晶體管，於是有了先進封測計劃。三星就是因為沒有這樣的技術，所以才與蘋果單失之交臂。
近些年，台積電一直在佈局先進封測廠。目前，該公司旗下有4座先進封測廠，分別是先進封測一廠、先進封測二廠、先進封測三廠和先進封測五廠，它們位於竹科、中科、南科、龍潭等地，苗栗竹南封測基地將是其第五座先進封測廠。該廠預計投資3000億元新台幣，位於竹南科學園區周邊特定區、大埔範圍。
目前來看，該公司7nm製程芯片封測工作已經能夠自給自足了，5nm的也在不斷擴充之中。面向3nm的封測產線也在建設當中。
為了滿足5nm及更先進製程的需求，台積電已建立了整合扇出型（InFO）及CoWoS等封測產能支持，完成了3D IC封裝技術研發，包括晶圓堆疊晶圓（WoW）及系統整合單芯片（SoIC）等技術，預計竹南廠將以3D IC封裝及測試產能為主，計劃今年量產。
對於3nm製程而言，人才更加稀缺，而台積電在這方面具有更多優勢，基於此，可以優中選優，挑選出更合適的人才，特別是領軍人物。
2020年5月，台積電一項副總級的調動，引起了業內關注。資深副總秦永沛和王建光的職掌內容交換，原負責所有晶圓廠營運的王建光，轉任企業規劃組織，主要負責產品訂價及產品開發；王建光原職掌項目由秦永沛負責，接手所有晶圓廠製造及營運。
據悉，秦永沛在台積電過去推進先進製程的過程中，無役不與。這次的調度時機正好是在台積電5nm量產，即將進入3nm之際，兩個先進技術的生產重心都落在最先進的晶圓十八廠，就是由他負責。因此，秦被視為是台積電3nm最主要的操盤手。
在3nm技術研發方面，現在是由研發資深副總米玉傑領軍。米玉傑是台積電7nm、5nm的研發大將，接下來的3nm及2nm也是由他主導，他是目前台積電兩位研發資深副總之一，另一位是羅唯仁。米玉傑的研究成果，會決定台積電生產的表現，他的研究結果再交給羅唯仁的團隊，負責研發出如何量產的技術，兩人是研發的火車頭。
2nm
按照規劃，台積電有望在 2023 年中期進入 2nm 工藝試生產階段，並於一年後開始批量生產。2020年9月，據台灣地區媒體報道，台積電2nm工藝取得重大突破，研發進度超前，業界看好其2023年下半年風險試產良率就可以達到90%。
2nm離不開EUV光刻機，對於台積電先進製程所需的EUV設備，有日本專家做過推理和分析：在EUV層數方面，7nm+為5層，5nm為15層，3nm為32層，2nm將達45層。因此，到2022年，當3nm大規模生產、2nm準備試產，需要的新EUV光刻機數量預計為57台。2023年，當3nm生產規模擴大、2nm開始風險生產時，所需新EUV光刻機數達到58台。到2024年，啓動2nm的大規模生產，2025年生產規模擴大，到時所需新EUV光刻機數預計為62台。
儘管EUV也將被用於DRAM(尤其是1a技術節點及以下)，但採用先進製程的邏輯芯片仍是主要需求方。High-NA EUV光刻系統將始於2nm製程節點，其量產時間預估將是2025-2026年。據悉，ASML將在2022年完成第1台High-NA EUV光刻機系統的驗證，並計劃在2023年交付給客户，主要就是台積電。
對於EUV技術，台積電表示，要減少光刻機的掩膜缺陷及製程堆疊誤差，並降低整體成本。今年在2nm及更先進製程上，將着重於改善極紫外光技術的品質與成本。之前有消息稱，台積電正在籌集更多的資金，為的是向ASML購買更多更先進製程的EUV光刻機，而這些都是為了新制程做準備。
對於2nm和更先進製程工藝來説，EUV光刻機的重要性越來越高，但是EUV設備的產量依然是一大難題，而且其能耗也很高。
在不久前舉辦的線上活動中，歐洲微電子研究中心IMEC首席執行官兼總裁LucVandenhove表示，在與ASML公司的合作下，更加先進的光刻機已經取得了進展。
LucVandenhove表示，IMEC的目標是將下一代高分辨率EUV光刻技術高NAEUV光刻技術商業化。由於此前的光刻機競爭對手早已經陸續退出市場，使得ASML把握着全球主要的先進光刻機產能，近年來，IMEC一直在與ASML研究新的EUV光刻機，目標是將工藝規模縮小到1nm及以下。
對於像2nm這樣先進的製程工藝來説，互連技術的跟進是關鍵。傳統上，一般採用銅互連，但是，發展到2nm，相應的電阻電容（RC）延遲問題非常突出，因為，行業正在積極尋找銅的替代方案。
目前，面向2nm及更先進製程的新型互連技術主要包括：混合金屬化或預填充，將不同的金屬嵌套工藝與新材料相結合，以實現更小的互連和更少的延遲；半金屬嵌套，使用減法蝕刻，實現微小的互連；超級通孔、石墨烯互連和其他技術。這些都在研發中。
以混合金屬化為例，該工藝在互連中使用兩種不同的金屬。對於2nm來説，這很有意義，至少對一層來説是這樣。與雙金屬嵌套相比，通孔電阻更低，可靠性會提高，同時可以保持互連中銅的低電阻率。”
業界還一直探索在互連中使用釕材料作為襯墊。釕以改善銅的潤濕性和填充間隙而聞名，雖然釕具有優異的銅潤濕性，但它也有其他缺點，例如電遷移壽命較短，以及化學機械拋光等單元工藝挑戰。這減少了行業中釕襯墊的使用。
其它新的互連解決方案也會陸續出現，但它們可能要到2023/2024年的2nm量產時才會商用。根據IMEC的路線圖，行業可以從今天的雙金屬嵌套工藝轉移到下一代技術，稱為2nm混合金屬化。接下來將還會有半金屬嵌套和其它方案。
台積電在材料上的研究，也讓2nm及更先進製程量產成為可能。據悉，台積電和台灣地區交大聯手，開發出全球最薄、厚度只有0.7納米的超薄二維半導體材料絕緣體，可望藉此進一步開發出2nm，甚至是1nm的晶體管通道。
結語
最先進製程芯片的量產是一項系統工程，需要產業鏈上下游、特別是上游的設備、材料、IP等技術廠商都拿出看家本領，才能應對如此高精尖的芯片製造要求，所有這些形成合力，才能製造出高晶體管密度、高性能、低功耗的先進製程芯片。