2nm以下的芯片導線選擇_風聞

來源：內容由半導體行業觀察（ID:icbank）編譯自「CTIMES」，謝謝。將異質結構導入先進的芯片導線（interconnect）深具發展潛力，不同導體材料之間的接口更扮演了關鍵角色，但目前在整合技術上仍面臨了一些挑戰。因此IMEC在2021年IEEE國際芯片導線技術會議（International Interconnect Technology Conference）上提出了幾種可用來延續後段製程微縮的異質整合方法。

推進芯片的後段製程技術

芯片開發商現在正持續推動前段製程的晶體管發展，但同時，後段製程的內連導線技術卻面臨了開發挑戰，難以跟進。

後段製程的處理步驟依照不同的金屬層進行安排，包含局部導線層、中間導線層、半全局和全局導線層，這些金屬層之間透過通孔（via）結構互連，通孔則以金屬填充。然而，每一代新制程技術所面臨的佈線擁塞和訊號嚴重延遲的問題變得越來越棘手，迫使芯片開發商必須為導線製程着想，考慮全新的整合方案和材料。

就現階段進入量產的最先進5納米制程來説，在關鍵的局部導線層，金屬導線間距最短為28納米。銅雙鑲嵌結構依然是導線製程中最費工耗時的步驟，但隨着未來金屬導線間距將微縮至21納米以下，芯片開發商可能會逐漸淡出主流技術市場。像是IMEC就提出了一些替代的整合方案，包含通孔混合異質金屬佈線、半鑲嵌製程，以及信道高度的零通孔結構，為往後的技術節點做好準備。

同時，其他質量因素（figure of merit）較高的導體材料也被納入研究範圍，用於前述的那些先進製程。這裏説的質量因素，指的是塊材電阻（bulk resistivity）與金屬內部載子平均自由路徑的乘積。目前備受矚目的材料包含鈷（Co）、釕（Ru）、鎢（W），還有鋁鎳合金（AlNi）或釕釩合金（RuV3）等有序二元介金屬化合物。

除此之外，研究人員也在密切關注石墨烯（graphene）的發展潛力，因為它具備優異的材料特性，現在正逐步進軍（生物）感測、儲能、光伏、光電和CMOS微縮等市場焦點應用。

為什麼選用石墨烯？

近年來，石墨烯一直是芯片導線應用的研究重點，因為它具備發揮多種功能的發展潛力。例如，它常被當作金屬材料的氧化阻障層和超薄擴散阻障層。研究人員也在評估利用多層石墨烯導線或納米帶（nanoribbon）當作替代導體的可行性。

石墨烯會在導線應用備受矚目完全在意料之中，它具備高達200,000cm2V-1s-1的本質載子遷移率，還有108A/cm2的最高載流量。而且石墨烯的導熱性佳，抗遷移韌性也具備競爭優勢，還能製造出單層原子的結構，減薄組件層厚度，進而減緩RC延遲的問題。

圖一 : 碳基材料與其他導線材料的特性比較表。碳基材料包含納米碳管（carbon nanotube；CNT）、單層石墨烯（single layer graphene；SLG）和寡層石墨烯（few layer graphene；FLG）；其他受到關注的金屬材料則有鎢、銅和釕。

儘管石墨烯具備這些吸睛的材料特性，但卻有一大缺點：它不能用來當作局部導線層，因為本身的載流子數量不夠。載流子不足會嚴重摺損導電性，但導電性卻是導線性能的關鍵指針，與遷移率和載子濃度成比例。所以經過建模證實，如果要用於（局部）導線層，就需要在例如銅等金屬混雜好幾層石墨烯，至於層數多寡，則必須考慮對電阻和電容的整體影響後做出取捨。

幸運的是，我們可以利用一些方法來調變石墨烯的傳導性。有關「石墨烯納米帶」的研究—也就是窄帶狀圖形化的石墨烯層，因此蔚為風潮。另一個改良方法則從石墨烯層和下方組件層之間的角方向着手。最後，我們還能透過摻雜（doping）來增強石墨烯的導電性，如此一來，石墨烯就有更多的電子和電洞來帶動電流。

摻雜能以幾種方式進行，例如金屬誘發技術利用石墨烯和銅、釕等金屬的直接接觸來產生結晶。這些混合了金屬和石墨烯的摻雜方法可以整合兩種材料各自的最大優勢：金屬的高載子密度與石墨烯的高遷移率。

本文探討在2納米以下的芯片導線中採用金屬／石墨烯混合結構的可行性。目前有兩種結構正在進行研究，包括具備石墨烯覆蓋層的金屬組件，以及具備金屬覆蓋層的石墨烯組件。本研究鎖定釕金屬，業界近期逐漸把它當作取代銅的金屬佈線材料，但這裏提到的概念未來應該可以延伸到其他的導線金屬材料上。

採用釕覆蓋層的石墨烯

本研究中，IMEC團隊將化學氣相沉積（CVD）的多層石墨烯薄膜，轉移到物理氣相沉積（PVD）的釕金屬薄膜（通常是5納米）上面，最終制成混合了釕和石墨烯的組件結構。結果發現，石墨烯在轉移之後可以完整附着在大面積的釕金屬薄膜上。

在導線應用，石墨烯的金屬誘發摻雜技術獲得了市場關注，預計會讓石墨烯在與釕接觸的接口產生結晶。為了瞭解並控制摻雜的結果，我們針對釕與石墨烯接觸接口的電荷轉移展開系統性研究。

結果有兩大發現：首先，研究人員發現釕在與石墨烯完成封裝之後，薄膜電阻（sheet resistance）平均下降了15%。第二，他們發現石墨烯的費米能階下降，價帶比純石墨烯低了約0.5eV，相當於1.9E13cm-2的電洞濃度。這項發現指出，在界面發生的金屬誘發摻雜現象，讓石墨烯在作為釕金屬的覆蓋層時，會變成P型。

圖二 : 實驗測量純釕金屬（黑色）與具備石墨烯覆蓋層的釕組件（紅色），在不同厚度的釕薄膜基板上的薄膜電阻值。

經過本研究就可以確定釕在與石墨烯混合封裝後，確實可以增加其作為導線的電氣性能。不過，覆蓋層內的導電機制究竟如何運作，還需要更多基礎研究來提供見解。不論是將釕當作主要導體，輔以石墨烯來抑制金屬內的散射機制，進而降低電阻，或是讓這兩種導體共同運作，其中，石墨烯會因為電荷遷移而具備比純石墨烯還要高的導電性，這些混合方法現在都還在透過建立模型來取得更深入的瞭解。

此外，值得注意的是，釕金屬導線在與石墨烯封裝後，對温度變化的敏感度也降低了，這可能源於石墨烯的高導熱性，散熱機制因為多了額外或替代的傳導路徑而變得更有效率。這項發現也在開發未來的導線應用時引起關注，因為高度微縮的IC佈線本身就會產生熱能，其周圍的介電組件散熱能力又不足，導致芯片內部導線的熱可靠度（thermal reliability）下降。

整體而言研究人員下了個結論，那就是採用石墨烯覆蓋層的混合金屬結構提供了一套解決導線RC延遲的解決辦法。IMEC預期，這項技術未來能導入1納米以下技術節點的後段製程。

金屬與石墨烯混合的夾層結構

長遠來看，IMEC團隊為了進一步提升導電性，目前正在研究石墨烯與金屬相互交替的堆棧結構。以類似三明治的方式堆棧出金屬／石墨烯／金屬…的夾層結構時，就會有第二個、第三個…的不同接口，每個都發揮同等重要的作用，都是在石墨烯上方沉積金屬層時的接觸接口。就像先前提到的研究結果，石墨烯和金屬在接觸接口自產產生的交互作用，能夠改變石墨烯的物理特性，而且電子能帶結構會因接口上的電荷分佈而產生明顯變化。

不過，設計石墨烯和金屬接口是一項巨大挑戰。通常（經過轉移的）石墨烯層含有大量的非定向晶粒，這些晶界會充當線缺陷和上層表面金屬沉積的晶粒成核中心位置。運用PVD或原子層沉積（ALD）等傳統方法時，要讓金屬均勻覆蓋在整片石墨烯基面上會有困難。而且石墨烯在轉移後表面會受到雜質污染，所以需要採用合適的清洗方法，才不會損及石墨烯層。

在一項實驗室研究中，IMEC使用了氫氣電漿（氬氣／氫氣順流式電漿）來清洗石墨烯表面，然後利用電子束表面蒸鍍的方式沉積金屬（例如釕）。接着研究這些製程對石墨烯和釕堆棧的導電度產生了哪些影響。研究人員發現，石墨烯在接觸氫氣電漿後會產生N型摻雜，載流子濃度也會上升。不幸的是，單層石墨烯還是要面臨電漿誘發的缺陷問題。在這些情況下，採用（經電漿清洗的）釕覆蓋層的石墨烯組件，整體導電性提升了18%。這些初次研究成果相當振奮人心，預計未來還能透過調整氫氣電漿的化學特性和清洗條件，以及增加交替層數，實現進一步的改良。

圖三 : （圖左）具備釕覆蓋層並以電漿清洗的寡層石墨烯，此為電子穿透顯微鏡（TEM）影像；（圖右）雙層石墨烯組件的轉移特性曲線，顯示了經電漿清洗且轉移後的石墨烯，在清洗步驟後開啓電流時的變化，以及其電荷中性點的變動。實線和虛線分別代表從63個組件測得的轉移曲線上限和下限。

邁向產業應用

上述研究成果展示了金屬／石墨烯混合結構用於先進芯片導線的性能潛力，不過在導入12吋晶圓廠以前，這些導線製程都必須先克服在整合方面的挑戰。舉例來説，在本研究探討石墨烯轉移時，比較“精練”的沉積方法是讓石墨烯直接成長在金屬模板上，但是高質量石墨烯的成長温度高達900℃~1000℃，所以石墨烯生成不能用在一般導線會選用的金屬材料上。已有研究展示在較低温的環境下進行沉積，但會導致缺陷和石墨烯質量的下降。

本研究採用的另一種替代方法牽涉到高質量石墨烯的移轉，晶粒生成會先在白金箔上以CVD製程進行。這種轉移方法在熱預算受限時可能派得上用場。IMEC先前展示過如何在12吋晶圓上完成高質量石墨烯的分層和轉移，但這些步驟可能會因為下方金屬層表面平坦化的程度不同而面臨考驗。此外，石墨烯的移轉勢必增加好幾道額外的處理步驟，還必須優化均勻度和製程控制。

為了將這些石墨烯和金屬的混合架構導入產業應用，未來研究還必須加強對石墨烯層的缺陷和晶粒取向控制。

結語

對1納米以下的節點來説，石墨烯和金屬的混合結構有望成功延續後段製程的技術進展。本文探討兩種可能的混合架構，其中，石墨烯和金屬之間的接口在導線整體的電性表現上都扮演了要角。儘管具備石墨烯覆蓋層的金屬導線技術較為成熟，但長遠來看，交替層堆棧結構可能會被逐漸擴大采用。