1+1終於能等於2了？華為在嘗試的先進封裝到底是什麼？_風聞
差评-差评官方账号-2022-05-02 08:00
上個月啊，華為開了自家的年度財報大會，向大家公佈了自己去年一年的營收結果。
營收 6368 億，同比下降 28.6%。利潤 1137 億，同比增長 75.8%。。。
看起來在好像是華為在被制裁後還給出了一份不錯的答卷，但是另一方面吧。。。
我們也都知道它失去了什麼。
所以在發佈會上，被問到和芯片相關的問題時，華為的輪值董事郭平説了這麼一句話：
“ 解決芯片問題是一個複雜的漫長過程需要有耐心，未來我們的芯片方案可能採用多核結構，以提升芯片性能。”
然後沒過幾天，華為就公佈了一項 “ 芯片堆疊 ” 的專利。
去年的小道消息，居然。。。
雖然這次公佈的專利只有一頁，但是關於華為是否能夠使用 “ 雙芯疊加 ” 的技術的討論，總算是進入到了第二個階段。
所以。。。現在也是時候重新來盤一盤這項名叫芯片疊加 —— 或者説**“ 先進封裝 ”**的技術了。
它是個新鮮概念嗎？它又真能實現 14 nm 工藝造出 7 nm 芯片的效果嗎？
大家彆着急，咱們一步一步慢慢聊。
>/ 芯片疊加，新鮮概念？
其實不是，英特爾在二十年前奔騰 D 的時代就搞過類似的技術了，
當年還和 AMD 在這方面吵了一波口水架。
以及，這幾年咱們身邊不少的芯片：比如 AMD 的線程撕裂者，Intel 的 12 代酷睿，蘋果的 M1 Ultra。。。
它們多多少少也有用上先進封裝工藝，也算是疊加芯片。
所以華為説要搞 “ 雙芯疊加 ”，從芯片製造工藝的角度講，是靠譜的。
不過話説到這裏，可能大家還是對芯片疊加（ 先進封裝 ）的概念一頭霧水。
所以要想繼續往下説，我們得先介紹一下先進封裝的好兄弟**—— 先進製程。**
所謂先進製程，其實就是指的每年最新的芯片製造工藝：前年是 7nm，去年是 5nm。
到了明年估計該到 3 nm 了。
但是吧。。。這晶體管的體積也不能無限制的縮小。
而且單顆芯片的面積大小又有一定的限制，不能無限制的弄大。
Ps：具體為什麼可以看之前我們聊蘋果膠水芯片的那篇文章👉傳送門
所以，像蘋果 M1 Ultra、AMD 5800X3D 這類把好幾顆小芯片連成一個整體的“多芯融合”設計，被大家給整了出來。
同時，先進封裝的概念也被擺到了枱面上。
所謂先進封裝，其實就是用來**“ 提高多個芯片之間的互訪和溝通能力 ”**的技術。
大家別急，下面我用人話把這句話解釋一遍。
不少小夥伴可能對前些年的顯卡交火還有點印象，在老黃那兒叫SLI。
能讓兩張顯卡同步處理工作。
聽起來和這個 “ 雙芯疊加 ” 是不是有些像。
當年這技術出來的時候是講的天花亂墜啊，比如説什麼可以同步渲染啊，畫質增加啊，能夠交替渲染，顯著提升遊戲幀率啊。。。
可結果大家興沖沖的拿過來一嘗試，結果發現提升最大的場景是在用魯大師跑分。
幀率不穩定，還有畫面撕裂的問題。。。—— 這別説提升了，能不拖後腿就算好了。
**這問題其實出在芯片間的互聯能力上：**電路板的兩端就好像是隔着十萬大山，兩顆芯片間的信息交換嚴重受阻。
所以任務無法分配，交叉驗證過程受阻，協同計算更是無從談起。
換句話説，以前的雙核芯片就好比是僱了兩個互不聯繫的秘書 —— 誰都以為對方在幹活，所以最後沒人在幹活。
效率反而沒只有一個核心來的高。
而先進封裝呢，其實就是把兩顆芯片之間的大山鑿穿，用數不清的電路把兩顆芯片間的互訪安排了個明明白白。
每顆核心的任務也就安排了個明明白白。
前一陣蘋果大火的 M1 Ultra 就用上了來自台積電的先進封裝工藝，結果大家也看見了：
兩顆獨立的 M1 Max 芯片粘在一起，非但沒有像以前的雙核芯片那樣性能極度拉跨，反而幾乎實現了 1+1 = 2 的性能提升。
可以説，先進封裝是在先進工藝受阻的情況下，通過**“ 多芯融合 ”**實現性能提升的先決條件。
>/ 這麼神奇的
東西****是怎麼做到的呢？
過去的芯片和芯片之間想要互相溝通，需要把它們插到電路板上才行。
而先進封裝就不一樣了，不需要繞這麼多花花腸子。
別看目前的先進封裝工藝有三星的**FOSiP I/X/R/H-Cube，**台積電的整合 3DFabric，其中包括InFo-PoP/oS，InFo_SoW，CoWoS-S，SoIC。英特爾的 EMIB，Foveros，Foveros Omni/Direct，還有英飛凌的Fan-out等等等等。
圖源：weibo @giratinar▼
但其實它們的目的都是一樣的：就是讓芯片們面對面貼貼！
這樣的好處毋庸置疑，芯片貼貼互聯，信號之間傳輸的路徑更短，通訊頻率更高，芯片總體積更小，不用再像以前那樣，走又慢又堵的 PCB 板才能通訊了。
這裏就拿台積電的 CoWoS-R 來舉個例子。
其中的 CoWoS 是基板 疊晶圓 再疊芯片（ Chip-on-Wafer-on-Substrate ）的意思，後面的 R 是指圖中的有機基板中間層（ RDL Interposer ）。
在這個封裝中，相當於在芯片底下的有機基板中間層裏鑿穿了一大條地鐵網絡，讓跨芯片的數據溝通變得非常的順暢。
只要這 “地鐵網絡” 修的到位，就相當於就是在原有製程不變、單芯片大小不變的情況下，翻倍了晶體管的數量，也實現了最終目標 —— 獲得更出色的芯片性能。
欸不過吧，話又説回來了。
咱們都知道芯片生產是一個牽一髮而動全身，高度耦合的行業，這先進封裝看起來好處多多，可又有哪些代價呢？
>/ “ 先進 ” 帶來了什麼？
嗯。。。首先，新工藝嘛。
對生產和研發他們的工廠來説，自然是又貴又難。
而且吧，先進封裝生產出來的雙核心處理器並不一定適合所有形態的電子設備。
因為雖然先進封裝解決了兩顆芯片同時運行性能拉跨的問題，做到了 1+1 ≈ 2。
但是先進封裝多顆芯片卻是徹底反着來的：我不是用更先進的工藝換性能，而是用更大的芯片規格換性能。
在性能(不一定能)翻倍的同時，兩顆芯片產生的功耗和發熱，卻可能是 1+1 > 2。
又大又熱又費電，這就和手機廠商們的目標有些背道而馳了。
所以以往多芯封裝的產品大多見於台式機、服務器這種不需要考慮續航的設備；蘋果的 M1 Ultra 也是給了插電的 Mac Studio，而非用電池的 MacBook。假如説，華為真的要採用雙芯疊加的先進封裝，那麼大概率首批採用的設備也是鯤鵬系列台式機，而不是麒麟手機處理器。
不然那個發熱和續航不見得會很好看。。。
但是，雖然我覺得華為的手機不見得會上雙芯封裝的處理器，可是大家別忘了，先進封裝工藝的範圍可不僅限於把兩顆 CPU 粘在一起。
還可以給 CPU 貼貼上一些 “ 有意思 ” 的東西。
就比方説——AMD 即將發佈的 5800X3D 先進封裝處理器，裏面的 CPU 核心還是隻有一顆，真實性能跑分沒比以前的 5800X 強多少。
比隔壁的英特爾 i7 都差了一大截。
但是它打遊戲的幀數暴漲，能跟理論性能強了一圈的 i9 打的有來有回。
就是因為 AMD 通過先進封裝工藝，把 CPU 內核和緩存芯片貼在了一起。
CPU 到閃存的連接密度是傳統封裝工藝的 200 倍。
反映到實際場景中，就是降低了遊戲掉幀和卡頓的概率 —— 因為 CPU 讀取指令和輸出結果的環節變得更順暢了。
嗯。。。這種先進封裝的路線，説不定才是華為真正想採用的。
不過話又説回來了，雖然先進封裝是一項解決製程工藝精度不足的好技術。
假如華為用好了，14 nm 的芯片打 7 nm，7 nm 的打 5 nm 並非是一句空氣。
可是，費力折騰先進封裝的前提是**“工藝受限”**，這是一切問題的根源。
所以要我説，我不想看華為拿 14 nm 的芯片打別家 7 nm 的芯片。
我希望看到的場景，還是華為能像友商們一樣，用上半導體行業最新的工藝和技術。
作為一個“ 芯片攪局者 ”，再造出一款像麒麟 9000 這樣的神 U。
圖片資料來源：
華為2021 年報 https://www.huawei.com/cn/annual-report
http://www.icfgblog.com/index.php/process/158.html
先進高性能計算芯片中的扇出式封裝（上篇）
製程工藝演進之路最終會走向何方？——尖端工藝背後的資本與科技角力
中金 | 半導體制造系列：先進封裝扮演更重要角色
解讀先進封裝：全球11家大廠的選擇
後摩爾時代，先進封裝將迎來高光時刻 | 馬盛林
AMD Ryzen 7 5800X3D Review - The Magic of 3D V-Cache
部分圖片來自於互聯網
