PCIe 7.0規格發佈，速度高達512 GB/s_風聞

2022 年 PCI-SIG 開發者大會正在如火如荼舉行，而藏在無處不在的 PCIe 接口標準背後的標準委員會PCI-SIG 宣佈，PCIe 7.0 規範的目標是在 2025 年向其成員發佈，數據速率高達 128 GT/s。在編碼開銷之前，這相當於通過 16 通道 (x16) 連接實現 512 GB/s 的雙向吞吐量。PCI-SIG 是 PCIe 接口背後的聯盟，這是一個由 900 多家成員公司組成的開放行業標準。

PCI-SIG 指出，PCIe 7.0 接口將通過 x16 連接提供高達 512 GB/s 的雙向吞吐量，但這是在編碼開銷（encoding overhead ）和標頭效率（header efficiency）的影響之前，這兩者都會影響可用帶寬。

PCIe 7.0 接口將繼續使用 1b/1b flit 模式編碼和隨 PCIe 6.0 引入的 PAM4 信號技術，這與PCIe 3.0 到PCIe 5.0 規範中使用的 128b/130b 編碼和 NRZ 信號相比有顯著改進。因此，實際可用帶寬將略低於 512 GB/s 的數字，但仍代表 PCIe 6.0 接口的兩倍。

正如我們在跳轉到 PCIe 4.0 和 5.0 時看到的那樣，由於更快的信號傳輸速率，PCIe 走線的長度將再次縮短。這意味着在沒有額外組件的情況下，PCIe 根設備（如 CPU）和終端設備（如 GPU）之間的最小允許距離將縮短。因此，與我們在前幾代接口中看到的相比，主板將需要更多的重定時器（retimers ）和由更高質量材料組成的更厚 PCB，而 PCIe 7.0 支持將導致主板價格再次上漲。

值得注意的是，每條通道的帶寬將更高，現在對於 x1 連接的雙向帶寬為 32 GB/s，可以允許某些設備的“更細”連接（例如，使用 x4 而不是 x8 連接）。

PCIe 7.0 規範的基礎工作是在PCI-SIG 今年早些時候完成 PCIe 6.0 規範之後制定的，它將提供比上一代 PCIe 6.0 接口增加一倍的帶寬。然而，我們還需要一段時間才能看到支持這種快速接口的 SSD 和 GPU 等設備——這些規範通常在我們看到出貨硅片之前很久就得到批准和最終確定。

您會注意到，市場上仍然沒有多少PCIe 5.0設備，儘管該接口確實出現在英特爾Alder Lake的主流主板上，並且還將出現在 AMD 即將推出的 Zen 4 Ryzen 7000上今年晚些時候到貨的平台。首批 PCIe 5.0 SSD 將與 Ryzen 7000 處理器同時上市，但我們已經看到了用於數據中心和 AI/ML 設備的 PCIe 5.0 設備的產品公告。

換句話説，您在相當長的一段時間內都不會在市場上看到 PCIe 7.0 設備，儘管 PCI-SIG 現在開始定義規範並希望實現其每三年發佈一個新規範的目標。PCIe 7.0 規範預計將在 2025 年落地，但我們要到 2028 年才能看到終端設備。

PCIe 7.0 規範目標：

通過 x16 配置提供 128 GT/s 的原始比特率和高達 512 GB/s 的雙向傳輸速率利用 PAM4（4 級脈衝幅度調製）信令關注渠道參數和覆蓋範圍繼續提供低延遲和高可靠性的目標提高電源效率保持與所有前幾代 PCIe 技術的向後兼容性符號列表

“30 年來，PCI-SIG 的指導原則一直是，‘如果我們建造它，他們就會來，’”Insight 64 研究員 Nathan Brookwood 説。“PCI 技術的早期並行版本可容納數百兆字節/其次，與 1990 年代的圖形、存儲和網絡需求相匹配。2003 年，PCI-SIG 演變為支持千兆字節/秒速度的串行設計，以適應更快的固態磁盤和 100MbE 以太網。幾乎就像發條一樣，PCI-SIG 每三年將 PCIe 規範帶寬翻一番，以應對新興應用和市場的挑戰。今天宣佈的 PCI-SIG 計劃將通道速度翻倍至 512 GB/s（雙向）使其有望在另一個 3 年週期內將 PCIe 規範性能翻一番。”他進一步指出。

“隨着即將推出的 PCIe 7.0 規範，PCI-SIG 繼續我們 30 年來的承諾，即提供推動創新邊界的行業領先規範，”PCI-SIG 總裁兼主席 Al Yanes 説。“隨着 PCIe 技術不斷發展以滿足高帶寬需求，我們工作組的重點將放在通道參數和覆蓋範圍以及提高功率效率上。”Al Yanes 接着説。

PCIe 7.0 規範旨在支持新興應用，例如 800 G 以太網、AI/ML、雲和量子計算；和數據密集型市場，如超大規模數據中心、高性能計算 (HPC) 和軍事/航空航天。

附：完整演講PPT

來源：內容由半導體行業觀察（ID：icbank）編譯自tomshardware，謝謝。