先進封裝，越來越模糊_風聞

**編者按：**在semianalysis之前的文章《先進封裝最強科普》、《巨頭們的先進封裝技術解讀》以及《巨頭們發力先進封裝》等文章裏，作者對先進封裝的現狀和未來進行了深入的解讀。在本文中，作者將深入探討 2.1D、2.3D 和 2.5D 高級封裝的模糊界限。他表示，在 IMAPS 2022 上，展示了該領域的許多進步，先進封裝行業的未來充滿活力。

如他所説，目前有四個主要的高級封裝：

3D——堆疊在有源硅上的有源硅——最著名的是利用 TSMC 的 SoIC CoW 的 AMD 3D V-Cache和利用 TSMC 的 SoIC WoW 的 Graphcore 的 IPU BOW 。

2.5D ——堆疊在無源硅上的有源硅——最著名的是採用 TSMC 的 CoWoS-S 的帶有 HBM 內存的 Nvidia AI GPU和採用英特爾 Foveros 的英特爾 Meteor Lake CPU 。

Fanout RDL（帶有環氧模塑料的層壓板）——最著名的是用於 Apple 的 A 系列、S 系列和 M 系列芯片的台積電 InFO 、ASE FoCoS 和 Amkor WLFO。

build-up ABF 基板（銅芯包覆味之素增層膜層和 RDL 層）——最著名的形式是Intel 和 AMD PC 和 Datacenter 芯片。

在大多數先進封裝的情況下，仍使用 build-up ABF 基板。這些被稱為混合基板。

高級封裝的另一個歧義來源是工程師經常使用有機基板這個詞。ABF 和核心扇出都包含有機環氧樹脂化學物質。

從 2.5D 到 3D 的分類似乎很簡單，但封裝品種的許多排列模糊了 2.3D 和 2.1D 之間的界限。此外，隨着這些 2.3D 和 2.1D 封裝功能的進步，2.5D 將讓出市場份額。

使用英特爾的 EMIB，硅橋放置在 build-up ABF 基板的空腔內。主要目的是避免使用昂貴的硅中介層，並使封裝超出光罩限制。EMIB 在技術上不是 2.5D 封裝，但它確實帶來了許多所謂的好處。它在成本和性能方面與純 2.5D 硅中介層或高密度扇出相比如何？雖然大家對此沒有定律，但第一代並不能與之相比。

AMD 的 MI250X GPU（上面有註釋）和 Apple 的 M1 Ultra 是一種產品中多種封裝的示例。不是使用硅中介層將 GPU 裸片連接到 HBM，而是在 GPU 裸片和每個 HBM 之間使用硅橋。帶有嵌入式橋接的扇出類似於英特爾的 EMIB，但製造流程完全不同，扇出 RDL 與積層基板。

在 MI250X 的情況下，兩個帶有硅橋和 GPU/HBM 的獨立扇出 RDL 組件封裝在大型 ABF 基板之上。

雖然由於最大限度地減少了昂貴的硅中介層的使用，這種方法的成本在理論上較低，但與傳統的 2.5D 硅中介層相比，成品率損失的可能性更高。

Fanout RDL 不是一個單一的進程。它可以用幾種不同的材料類型建造。此外，它可以是 RDL 優先或芯片優先流程。

無論是採用 RDL 優先還是芯片優先工藝流程來實現扇出 RDL，在放置芯片之前都無法測試已完成的混合基板。如果扇出到基板鍵合工藝，好的die可能會丟失。儘管扇出 RDL 理論上成本較低，但良率損失是繼續使用硅中介層的主要原因。由於扇出 RDL 材料、積層基板和硅之間的熱膨脹係數 (CTE) 不匹配，這些良率問題可能會擴展到基板翹曲。

三星、Shinko、Unimicron、SPIL 和 TSMC 一直在研究首先製造 fanout RDL 的封裝工藝；然後，將扇出 RDL 鍵合在 build-up ABF 基板上。然後在最終將芯片鍵合到其上之前對鍵合的混合基板進行測試。這稱為扇出（RDL-First 或 Chip-Last），Chip Bonding Last。每家公司都有自己的調整，其中一些使用有機或無機材料。與具有用於先進封裝的已知良好基板相關的更高的組裝良率和物流具有巨大的優勢。

傳統上，數據中心和 PC 行業的供應鏈將已知良好的基板與已知良好的芯片相匹配。RDL-First/Chip Last，Chip Bonding Last 是首選的封裝方法，如果它可以經濟高效地完成的話。

與扇出（chip-first 或 RDL-first）工藝相比，採用扇出（chip-first）工藝的 IC 集成更簡單，成本更低。問題是芯片優先意味着更多已知的好芯片將失去封裝良率。隨着行業轉向更昂貴的工藝技術，這種封裝良率損失繼續主導着封裝工藝成本的大部分增長。此外，扇出（chip-last）集成還有其他優勢，例如更大的芯片尺寸、更大的封裝尺寸、更少的芯片移位問題以及用於 RDL 的更精細的金屬 L/S。L/S是線間距，指的是金屬互連的寬度和它們之間的空間。

此外，非扇出技術也在改進。思科已經展示了與無芯有機基板相關的研究。製造這種有機中介層的主要製造步驟與積層封裝基板的製造步驟相同，只是沒有銅芯。與具有核心的標準組合 ABF 基板相比，思科展示了 10 個具有更密集 L/S 的佈線層。

如今， build-up ABF 基板的 L/S 密度高達 10 微米；思科的研究表明，有機底物的尺寸降至 6 微米 L/S。核心扇出市場的 L/S 在 15 微米範圍內。一些先進的扇出，例如AMD 的 RDNA 3 GPU和聯發科網絡處理器，下降到 2 微米 L/S。EMIB 第一代達到 5 微米 L/S，傳聞下一代將達到 2 微米 L/S。

隨着 build-up ABF 基板的改進，核心扇出和 HD 扇出市場在移動應用之外受到一定程度的蠶食。關於電介質材料，光成像電介質 (PID) 目前能夠達到更精細的間距。儘管如此，如 Unimicron 所示，ABF 在表面變化方面具有許多優勢。

Unimicorn 看起來堅持使用修改後的 ABF，因為這是他們的核心競爭力。細間距無芯 ABF 堅持其現有的提供已知良好（混合）基板的商業模式。它們可以實現具有更好表面變化的 3 微米 L/S，從而可以擴展到更高的層數。他們的無芯 ABF 基板可以與當前先進的扇出非常有競爭力。雖然它僅限於 3 個 RDL 層，但擴展到更多層的路徑比扇出 RDL 更容易。

無芯 ABF 基板較厚，這對於移動應用來説可能是一個問題，但對於高性能應用來説，可靠性和性能應該更好。

在追L/S的時候，Amkor SLIM和ASE SPIL NTI可以做到0.4微米和0.5微米。兩者都僅限於第一層上的這些細間距。

ASE SPIL 將其扇出 RDL 展示為比用於將 HBM 裸片連接到 SOC 的 2.5D 高級封裝具有更高性能。ASE SPIL 聲稱具有更好的眼圖高度和更少的損耗減少，從而允許更高的信號速率和更少的封裝噪聲。

雖然 build-up ABF 基板仍將是先進封裝市場的基礎，但隨着向無芯基板的過渡，它們的性能和密度正在提高。此外，由於 Unimicron 顯示出優異的表面變化特性，這些基於 ABF 的基板可以達到更高的層數，如 Cisco 所示。在許多用例中，ABF 基板正在趕上並超越扇出 RDL。

隨着 RDL 扇出進入以前僅由 2.5D 中介層佔用的應用，成本和產量也是必不可少的因素。帶有硅橋的扇出工藝開始興起，但不使用硅橋將 ASIC 與 HBM 集成的新工藝也越來越接近生產。扇出和 ABF 基板的這些進步正在迅速模糊高級封裝之間的界限。

在評估 2.1D 到 2.5D 領域的高級 IC 封裝時，需要考慮多個變量。焊盤間距、L/S 和層數是必不可少的因素，但可靠性、翹曲問題、封裝成本、產量和封裝尺寸也在考慮之中。

未來，在標準 build-up ABF 基板上封裝無芯 ABF 基板的混合基板可能是某些用例的最佳選擇。在其他情況下，封裝在標準 build-up ABF 基板之上的芯片優先扇出 RDL 可能是另一個用例的最佳選擇。隨着裸片數量和類型的異構集成多樣性，評估與封裝有關的權衡變得更具挑戰性。

來源：內容由半導體行業觀察（ID：icbank）綜合自semianalysis，謝謝。