EUV光刻太貴，替代方案被考慮_風聞

隨着芯片法案宣佈將補貼美國半導體研發和製造500多億美元，人們對芯片製造技術的基本現狀產生了極大的興趣。

目前，三星5納米工藝(指定為5LPE)就是向全球市場提供先進芯片製造技術的其中之一，這代表了三星finFET技術取得了重大突破，未來勢必會更進一步，以更低的成本在芯片上放置更多的晶體管，同時提供更高的性能。在芯片上刻出超細特徵所需的先進光刻技術是實現這些進步的主要推動者。

半導體光刻技術的起源與發展

光刻是半導體工業的核心技術。自1960年Fairchild Semiconductor的羅伯特·諾伊斯發明單片集成電路以來，光刻一直是主要的光刻技術。

光刻技術本質上是，掩膜版用於對光刻膠進行圖案化，從而實現圖案化沉積和蝕刻工藝。光刻工藝的最終分辨率由所用光源的波長決定。

在短波長光刻源的開發方面取得的進展，使得以摩爾定律為特徵的電路密度不斷增加。在過去光刻所需光源是Mercury discharged lamps，例如365nm時期採用的i-Line，但最近KrF為248nm或ArF為193nm的準分子激光器成為了首選光源。採用浸潤式光刻技術，需要將透鏡和芯片浸沒在折射率比空氣高的水中，由此ArF激光器獲得的最終分辨率約為50nm。

過去二十年，193nm波長的光刻技術得到了發展。雖然使用F2準分子激光的157nm光刻技術取得了一些突破，但人們主要關注的還是使用13.5nm軟X射線作為光源的極紫外（EUV）光刻技術。

荷蘭ASML在EUV技術的研發中發揮了主導作用，目前其EUV設備主要被包括英特爾、三星和台積電在內的先進CMOS代工廠用於生產。

實踐中的光刻方法

許多光刻方法被應用於製造單個芯片設計，TechInsights最近對三星5LPE工藝進行了詳細分析。圖2顯示了CPU邏輯區域中柵極和鰭片佈局的平面圖TEM圖像。

圖2 三星 5LPE Gate和Fin Layout

自對準四重構圖（SAQP）幾乎可以肯定地用於對鰭片進行構圖，鰭片心軸的大致位置如圖所示，該心軸本應使用ArF 193 nm浸沒（ArF 193i）光刻法進行圖案化，通過在心軸上形成側壁間隔件，進而形成最終的鰭片圖案。心軸的間距為108納米，然後將心軸移除，使用第一側壁間隔物圖案來創建第二組側壁間隔件，最終給出27nm的鰭片間距。

兩組側壁間隔物的大致位置和尺寸如圖3所示，這是一張橫截面TEM圖像，顯示了邏輯區域中三星5LPE工藝的27nm間距鰭片結構。

圖3 三星 5LPE Fin Cross Section

使用有源鰭片切割掩膜去除不需要的鰭片，並用淺溝槽隔離（STI）代替它們。圖2所示的金屬柵極很可能是使用自對準雙圖案化（SADP）技術形成的，其中心軸上的側壁間隔物直接用於圖案化多晶硅柵極，再用金屬柵極取代。

目前正在製造的先進半導體器件的尺寸明顯小於用ArF浸沒光刻法獲得的約50 nm最小半間距，這就需要開發越來越複雜的工藝技術。例如，根據最近TechInsights分析的結果，三星5 nm LPE工藝使用了多種先進的光刻方法，包括EUV，如表1所示

Table 1 Summary of photolithography methods applied in Samsung’s 5LPE process

SAQP光刻技術可以產生非常精細的間距特徵，但僅限於創建單向定向的單軸結構，且線路末端需要特殊的切割掩膜，以防止相鄰線路之間短路。EUV光刻沒有這些限制，但成本更高。

圖4顯示了三星5LPE設備CPU邏輯區中金屬0佈局的平面圖TEM顯微照片，觀察到的最小金屬間距約為44nm。此外，佈局包括在兩個正交方向上定向的線，如果使用SADP或SAQP ArF 193i光刻方法，通常不可能產生這種情況。

圖4 三星5LP Metal 0 Layout

納米壓印和直接自組裝光刻

EUV設備和工藝極其複雜和昂貴，因此業界一直在研究替代方案。三個主要競爭者是：

納米壓印光刻（NIL）直接自組裝（DSA）光刻電子束光刻（EBL）

雖然EBL提供非常高的空間分辨率（優於10nm），但配置和執行速度較慢，本文將不再進一步討論。EBL確實可以商業應用，但不適用於大批量的先進節點製造。

納米壓印光刻最早由明尼蘇達大學的Stephen Chu提出，該技術基於聚甲基丙烯酸甲酯（PMMA）的壓縮成型。Chu和他的合著者於1995年發表了開創性的專利US5772905A，並在1996年《科學》雜誌的一篇論文中報道了25納米分辨率的圖案化。2003年，NIL技術被添加到ITRS路線圖中，這是一個不斷研發的領域。佳能是全球光刻機的主要供應商之一，他們現在提供NIL產品線，東芝是他們的早期客户之一，其中提出的應用是NAND閃存生產。

直接自組裝光刻是指嵌段共聚物在預圖案化襯底上的直接取向，該技術類似於SADP和SAQP，使用更粗的間距模板來創建更細的間距結構。DSA技術於20世紀90年代首次提出，並於2007年成為ITRS路線圖的一部分，IMEC的一個研究小組是其主要支持者，2021年他們使用DSA演示了18 nm間距線型的形成。據TechInsights所知，任何一家大型半導體製造商都尚未採用直接自組裝進行大批量生產，雖然在過去的二十年裏，這項技術已經有了相當多的研發和專利活動，但還沒有商業用途。

探索專利中的先進光刻技術創新

TechInsights與Cipher合作，一直在探索先進光刻市場的創新。目前，基於光學光刻的技術主導半導體市場，ArF 193i是用於圖案化精細間距特徵的主要方法，而基於EUV的光刻技術開始出現在最先進的CMOS技術中，如前一節討論的三星5LPE。

不幸的是，EUV方法非常昂貴，而且ASML交付EUV光刻機可能存在供應鏈問題。TechInsights預計該行業將積極尋求替代方案，Cipher一直在與TechInsights合作開發專利分類器，用於監控特定領域的創新步伐，如EUV、NIL和DSA光刻。

Cipher專利分類器已經允許TechInsights繪製EUV, NIL和DSA先進光刻專利的景觀。圖5顯示了按技術排序的前5家專利機構。

圖5 Top 5 Companies by NIL, EUV and DSA Patent Holdings

這張圖表展示了：

佳能顯然在NIL技術上下了很大賭注ASML在EUV方面投入最多，但也積極參與NIL和DSA研究從先進的光刻技術研發角度來看，台積電顯然屬於領先的代工廠。他們在EUV方面投資最多，但在NIL和DSA方面也很活躍排名第五的三星也在對沖賭注，儘管他們的專利活動水平遠低於台積電蔡司（Karl Zeiss）位列第四，毫不奇怪，作為光刻供應商，他們主要關注點是EUV

該表沒有顯示包括GlobalFoundries、IBM和Intel在內的北美主要組織，因為他們在排行榜上排名更靠後，分別位列第16、17和32位。

結論

先進的光刻技術對於摩爾定律縮放的延續至關重要。目前業界認為，EUV加上先進的193i技術，如SADP和SAQP，將能夠繼續擴展到上述5納米技術以下。但是由於EUV依賴使用極其複雜和昂貴的設備，因此該行業繼續尋找替代品，如NIL或DSA，這可能提供一條替代的前進道路。