關於芯片製程工藝的説明，兼論項立剛“芯片製程高速迭代很可能是一個騙局”_風聞

項立剛先生説的“芯片製程高速迭代很可能是一個騙局”，只能説是説對了一半。芯片製程在2016年以來確實在不斷迭代，有的年份迭代又相當快，總的來説近8年來進步相當明顯，在這一點上項立剛先生説的不對。但項立剛先生在內容中説的“7nm、5nm、3nm、1nm”確實屬於芯片製造商（包含IDM和Febless們）宣傳造假，而且他們的技術進步確實也在明顯放緩。

首先，説一下宣傳造假。其實很多人都説過了，行28nm/32nm這一代開始，各大芯片製造商，特別是TSMC（以下稱台積電）和Samsung（以下稱三星）因為商業因素，不再將工藝和標準化的晶體管密度完全掛鈎，比如台積電N6工藝最高晶體管密度114.2MTx/mm2（以下不再寫單位），等效標準化9.4nm，但台積電官方宣傳6nm。

其次，説一下技術進步，按照項立剛先生的2016年開始説吧，以下數據均來自互聯網。作者君已經被搞得昏頭轉向，可能有小錯誤，理解萬歲吧。

2016年，台積電N16工藝（代表作麒麟960）最高晶體管密度28.2；三星14LPP（代表作驍龍820、821）密度32.9；英特爾14nm（代表作i7-6700）密度37.5。

2017年，台積電N10工藝（代表作麒麟970）最高晶體管密度60.3，提升113.8%；三星10LPP（代表作驍龍835、845）密度51.8，提升57.4%，落後台積電；英特爾14nm（代表作i7-7700）密度不變，落後台積電、三星。

2018年，台積電N7工藝（代表作麒麟980、驍龍855）最高晶體管密度95.3，提升58%；三星8LPP（代表作獵户座9820）密度61.2，提升18.1%，落後台積電；英特爾改進14nm+，具體數據未公開。

2019年，台積電N7+工藝（換EUV，代表作麒麟990）最高晶體管密度113.9，提升19.5%；三星7LPP（換EUV，代表作獵户座990）密度95.3，落後台積電一代；英特爾數據未公開。

2020年，台積電N5工藝（代表作麒麟9000）最高晶體管密度171.3，提升50.4%；三星5LPE（代表作驍龍888）密度126.7，落後台積電一代半；英特爾10nm（代表作i7-1068NG7）密度100.8，持續落後台積電2代，三星1代。

2021年，台積電N5P工藝（代表作天璣9000）最高晶體管密度未公開；三星4LPE（代表作驍龍8寄1）密度145.8，落後台積電一代半；英特爾將10nm更名Intel 7工藝，並進行改進，是否提升晶體管密度未公開。

2022年，台積電N4P工藝（代表作驍龍8gen2）最高晶體管密度181.9，與2020年的N5相比提升6%；三星4LPP密度未公開；英特爾未提升。

2023年，台積電N3工藝（目前只有A17pro）未公開，但A17pro晶體管密度比A15（使用台積電N5工藝）提升約33%，可以推算蘋果使用的N3工藝晶體管密度約為227.8，比2022年提升25.2%；三星SF3未大規模鋪貨，根據公開稿相比4LPP提升26.6%，假設4LPP等於4LPE，則SF3密度為185.8，落後台積電一代，只能説不愧是三星，用了最新的GAA工藝，還是打不過台積電的Finfet工藝；英特爾Intel 4工藝10月份剛開始量產，據稱相比Intel 7工藝高性能邏輯庫數量縮減2倍，刨除語病，應該是指縮減50%，也就是晶體管密度提升100%，約為201.6，超越三星，逼近台積電。

從上面的數據來看，以台積電為例，2023年最高晶體管密度是2016年的8倍，迭代速度喜人。但從微觀來看，2020年以來僅提升33%，基本已逼近極限。與此同時，先進工藝的成本卻在不斷上漲，根據知乎“IC修真院”的説法，即使是最便宜的ASIC芯片，180nm的流片成本大概是50萬元，55nm的成本在200萬元，16nm成本就飆升到了3000萬 - 5000萬元，到了7nm最低也要過億，這與摩爾定律的“成本下降”原則已經嚴重脱鈎。

回過頭來，根據B站大佬Kurnal的麒麟9000s分析報告（含dieshot），麒麟9000s的最大晶體管密度達119.61，不過考慮到芯片實際密度不等於製程最高密度，樂觀估計麒麟9000s採用工藝的晶體管密度應該和三星5LPE差不多，略強於台積電N7+，也高於中芯國際N+2工藝的113.6，這還是用1980i這種低端光刻機搞出來的，如果能用更新更強的光刻機，應該還能再提升。

順便一説，台積電變“美積電”後，芯片製程居然被甩開兩代的英特爾趕上了，要説沒貓膩，我不信。