台積電7/5/3nm的芯片製程就是一個忽悠,海思3維製程設計照通羅馬_風聞

 一個摩爾定律和台積電不斷進化的7nm，5nm，3nm製程的進化，讓很多人錯覺為台積電利用EUV光刻機實現了芯片刻制線寬，或者線間距離達到了7nm，5nm，3nm。 

 但事實並非如此。其實台積電用7nm，5nm，3nm來表記自家的芯片製程，就是一個忽悠，其目的是為了彰顯自家在先端製程上的進步，否則用真實的製程事實來表記的話，很難看出台積電在製程精度上的進步，進而也顯現不出台積電在製程技術上處於行業第一的實力。 

 所以台積電所説的7nm，5nm，3nm芯片，確切地説法應該是相當與7nm，5nm，3nm芯片精度的芯片。具體來説比如7納米芯片公認1個平方毫米上刻制的晶體管數量在1億個左右。實際上Intel的10nm芯片剛好有接近1億個晶體管。而台積電的7nm芯片只有9120萬個晶體管。 

 華為芯片估計也是在9千萬至1億個晶體管之間，所以被稱為相當於7nm芯片。注意這裏的1個平方毫米並不意味者晶體管的配置是2維配置的，因為台積電用EUV光刻機也做不到。 

 因為EUV光刻機光源的波長是13.5nm，所以即使通過2次曝光能夠做到的最小線寬是11nm。台積電的5nm，3nm芯片的線寬也不會比11nm還要微細。但台積電把客户設計的電路經過改造以後採用3維配置的辦法實現了配置晶體管的數量，相當於用5nm，3nm線寬進行2維配置時的晶體管數量。所以台積電把這個配置數量的芯片説成為5nm，3nm芯片。 

 那麼華為因在國內無法找到具有EUV光刻機的廠家幫助生產芯片，所以只能想辦法讓中芯國際用DUV光刻機產生1個平方毫米可以配置1億個晶體管左右的芯片。因為中芯國際至今在14nm芯片製程上的技術已經很成熟，所以通過對芯片電路設計上的改進，以及在3維製程上的突破，實現相當於7nm芯片的量產，也就是想辦法在1個平方毫米上刻制差不多1億個晶體管。 

 何況中國的長江存儲在3維存儲芯片製程上有自己的技術突破，而且與三星，美光，海士力沒有多大差距，也就是説事實上芯片製程技術並不是“獨木橋”。俗話説條條大陸通羅馬，台積電用EUV光刻機的最小11nm微細線寬可以量產相當於3nm平面配置的芯片，那麼華為和中芯國際利用DUV光刻機同樣在3維製程上獲得突破，實現相當於7nm平面配置晶體管數量的芯片量產也很正常。這個大概就是華為芯片的背後秘密。何況華為海思的芯片設計能力很強，所以3維製程設計應該不是什麼問題。

據説台積電7nm以下芯片的3維製程設計是由日本子公司完成的。

gomai