台積電：預計2030年完成1nm製程芯片

據外媒Tomshardware當地時間27日報道，台積電日前在2023年IEEE國際電子元件會議（IEDM）上，發佈進軍至1nm製程的產品規劃藍圖。

圖片來源：Tomshardware

根據規劃，台積電將並行推動3D封裝和單芯片封裝的技術路徑的發展。預計在2025年，台積電將完成N2和N2P節點，使得采用3D封裝的芯片晶體管數量超過5000億個，而採用傳統封裝技術的芯片晶體管數量超過1000億個。

然後，台積電計劃在2027年達到A14節點，並在2030年達到A10節點，即1nm製程芯片。屆時，採用台積電3D封裝技術的芯片晶體管數量將超過1萬億個，而採用傳統封裝技術的芯片晶體管數量將超過2000億個。

相比之下，採用4nm製程和傳統芯片封裝路徑的GH100只有800億個晶體管。

然而，值得注意的是，由於晶體管密度的提升越來越接近其物理極限，台積電近期提升製程水平的步伐正在遇到重大阻礙。

2023年6月27日，台積電在年度股東大會上宣佈，其最新的3nm製程工藝芯片的良品率已經達到90%。但是，根據一些的未經證實的消息顯示，台積電3nm製程芯片的良品率實際上只有50-55%，遠低於其官方宣佈的數字。

同期，蘋果公司與台積電簽署的對賭協議也側面反映出台積電最新制程芯片良品率低於預期。根據對賭協議，未來一年台積電3nm製程芯片產能為蘋果專用，但是如果生產的芯片中有不良的廢片，蘋果將不再按業界慣例為廢片買單。這加重了外界對於台積電最新制程芯片良品率的懷疑。

此外，台積電的盈利能力下降也引起了外界對其未來發展的關注。據《華爾街日報》中文版報道，受智能手機和高速計算需求減弱的影響，台積電今年一季度的淨利潤同比增長2.1%，但二季度和三季度的淨利潤分別同比下降了23%和25%，營收和利潤率都受到了影響。

在台積電發展速度放緩的同時，其在半導體代工領域的競爭對手，如三星等公司，並未放棄追趕台積電在先進製程領域的步伐。今年六月，三星代工公佈了其最新的工藝技術發展路線圖，計劃在2025年推出2納米制程的SF2工藝，在2027年推出1.4納米制程的SF1.4工藝。一旦計劃實現，三星有可能在與台積電相似的時間節點上實現類似的工藝水平。

本文系觀察者網獨家稿件，未經授權，不得轉載。