2.5D/3D封裝技術升級，拉高AI芯片性能天花板_風聞

電子發燒友網報道（文/李彎彎）一直以來，提升芯片性能主要依靠先進製程的突破。但現在，人工智能對算力的需求，將芯片封裝技術的重要性提升至前所未有的高度。為了提升AI芯片的集成度和性能，高級封裝技術如2.5D/3D封裝和Chiplet等得到了廣泛應用。

根據研究機構的調研，到2028年，2.5D及3D封裝將成為僅次於晶圓級封裝的第二大先進封裝形式。這一技術不僅能夠提高芯片的性能和集成度，還能有效降低功耗，為AI和高性能計算等領域提供強有力的支持。

2.5D/3D封裝的技術優勢

什麼是2.5D和3D封裝？2.5D封裝是一種先進的異構芯片封裝技術，它結合了2D（平面）和3D（立體）封裝的特點，實現了多個芯片的高密度線路連接並集成為一個封裝。

2.5D封裝技術的關鍵在於中介層，它充當了多個芯片之間的橋樑，提供了高速通信接口。中介層可以是硅轉接板（Si Interposer）、玻璃轉接板或其他類型的材質。在硅轉接板上，穿越中介層的過孔被稱為TSV（Through Silicon Via，硅通孔），而在玻璃轉接板上則稱為TGV。

芯片不是直接安裝在電路板上，而是先安裝在中介層上。這些芯片通常使用MicroBump技術或其他先進的連接技術連接到中介層。中介層的表面使用重新分佈層（RDL）進行佈線互連，以實現芯片之間的電氣連接。

優勢方面，2.5D封裝允許在有限的空間內集成更多的引腳，提高了芯片的集成度和性能；芯片之間的直接連接減少了信號傳輸的路徑長度，降低了信號延遲和功耗；由於芯片之間的緊密連接和中介層的優化設計，2.5D封裝通常具有更好的散熱性能；2.5D封裝支持高速數據傳輸，滿足對高性能計算和網絡設備的需求。

英特爾的EMIB（Embedded Multi-die Interconnect Bridge）就是一種2.5D先進封裝技術，它允許將多個芯片（或稱為“芯粒”）通過中介層（Interposer）實現高密度線路連接，並集成為一個封裝。這種技術特別適用於異構芯片集成，即將不同製程、不同功能、來自不同廠商的芯片集成在一起，形成一個功能強大的系統級芯片（SoC）。

台積電的CoWoS（Chip-on-Wafer-on-Substrate）也是一種典型的2.5D封裝技術，它結合了芯片堆疊（CoW, Chip on Wafer）和晶圓級封裝（WoS, Wafer on Substrate）的特點，實現了多個不同功能芯片的高密度集成。

CoWoS技術通過將多個有源硅芯片（如邏輯芯片和HBM堆棧）集成在無源硅中介層上，並利用中介層上的高密度佈線實現芯片間的互連。這種技術能夠將CPU、GPU、DRAM等各式芯片以並排方式堆疊，並通過硅通孔（TSV, Through Silicon Via）技術實現垂直電氣連接。最終，整個結構再被安裝到一個更大的封裝基板上，形成一個完整的封裝體。

根據中介層的不同CoWoS技術可以分為CoWoS_S（使用Si襯底作為中介層）、CoWoS_R（使用RDL作為中介層）和CoWoS_L（使用小芯片和RDL作為中介層）三種類型。

三星發佈的I-Cube系列技術也是2.5D封裝的重要代表。I-Cube通過並行水平芯片放置的方式，將多個芯片（包括邏輯芯片和存儲器芯片）集成在一個硅中介層上，並通過硅通孔（TSV）和後道工序（BEOL）技術實現芯片間的電氣連接，這種技術不僅提高了芯片密度，還顯著增強了系統的整體性能。

例如，三星I-Cube2可以集成一個邏輯裸片和兩個HBM裸片，而最新的I-Cube4則包含四個HBM和一個邏輯芯片。這種技術不僅提高了芯片密度，還顯著增強了系統的整體性能。

3D封裝技術又稱為三維集成電路封裝技術，是一種先進的半導體封裝方法，它允許多個芯片在垂直方向上堆疊在一起，以提供更高的性能、更小的封裝尺寸和更低的能耗。

3D封裝技術的核心在於將多個芯片在垂直方向上堆疊，而不是傳統的2D封裝中芯片平面排列的方式。這種堆疊方式有助於減小封裝面積，提高電子元件之間的連接性能，並縮短信號傳輸距離。

由於芯片之間的垂直堆疊，3D封裝技術能夠減少信號傳輸的延遲，提高數據傳輸的帶寬，從而顯著提升系統的整體性能。

在單位體積內，3D封裝可以集成更多的芯片和功能，實現大容量和高密度的封裝。較短的信號傳輸距離和優化的供電及散熱設計使得3D封裝技術能夠降低系統的功耗。3D封裝技術可以集成不同工藝、不同功能的芯片，實現多功能、高效能的封裝。

台積電的SoIC（System on Integrated Chips）就是一種創新的3D封裝解決方案，通過芯片堆疊技術提升系統的集成度、性能和功耗效率。台積電自2022年開始小規模量產SoIC封裝。

什麼AI芯片採用了先進封裝技術

AI及高性能運算芯片廠商目前主要採用的封裝形式之一是台積電CoWos。台積電預計，AI加速發展帶動先進封裝CoWos需求快速增長。據稱，英偉達、AMD兩家公司包下了台積電今明兩年CoWoS與SoIC 先進封裝產能。

英偉達的多款GPU產品採用了台積電CoWoS封裝技術，如H100和A100等AI芯片。這些芯片通過CoWoS封裝實現了高性能和高帶寬，滿足了複雜計算任務的需求。具體來看，英偉達主力產品H100主要採用台積電4nm製程，並採用CoWoS先進封裝，與SK海力士的高帶寬內存（HBM）以2.5D封裝形式提供給客户。

AMD的MI300系列GPU採用了CoWoS封裝技術，MI300芯片結合了SoIC及CoWoS等兩種先進封裝結構，以支持其高性能計算和AI應用。具體來看，MI300系列採用台積電5nm和6nm製程生產，同時先採用台積電的SoIC將CPU、GPU芯片做垂直堆疊整合，再與HBM做CoWoS先進封裝。

英特爾EMIB 2.5D先進封裝技術也已經應用於其多款產品中，包括第四代英特爾®至強®處理器、至強6處理器以及英特爾Stratix®10 FPGA等。這些產品通過EMIB技術實現了高性能、低功耗和高度集成的特性，在數據中心、雲計算、人工智能等領域得到了廣泛應用。

此外，不久前，多家EDA與IP領域的英特爾代工生態系統合作伙伴宣佈為英特爾EMIB技術推出參考流程，簡化設計客户利用EMIB 2.5D先進封裝的過程，包括Cadence楷登電子、西門子和Synopsys新思科技。

除了台積電、英特爾、三星等廠商之外，中國大陸封測企業也在高性能先進封裝領域積極佈局。長電科技此前表示，其推出的XDFOI Chiplet 高密度多維異構集成系列工藝已按計劃進入穩定量產階段。該技術是一種面向Chiplet的極高密度、多扇出型封裝高密度異構集成解決方案，利用協同設計理念實現芯片成品集成與測試一體化，涵蓋2D、2.5D、3D集成技術。

該公司此前介紹，Chiplet封裝將會是先進封裝技術的重要發展方向，可以把不同類型的芯片和器件集成在一起，以實現更高性能、更低功耗和更好的可靠性。在Chiplet基礎上，長電科技推出的XDFOI封裝方案，已在高性能計算、人工智能、5G、汽車電子等領域應用。

寫在最後

近年來，隨着AI技術的快速發展和應用需求的不斷增加，AI芯片先進封裝技術取得了顯著進展。國內外廠商紛紛加大研發投入，推出了一系列具有創新性的封裝解決方案。如，台積電的CoWoS與SoIC 技術，英特爾的EMIB技術，長電科技的XDFOI封裝技術等。

隨着AI技術的不斷發展和應用需求的持續增長，AI芯片先進封裝技術將面臨廣闊的市場前景。可以預見，未來AI芯片先進封裝技術將會繼續向更高集成度、更低功耗和更低成本的方向發展。同時，隨着新技術的不斷湧現，該技術也將會不斷有新的突破和創新。

聲明：本文由電子發燒友原創