技術前沿：“環抱”晶體管與“三明治”佈線_風聞

在半導體制程技術的前沿，英特爾正穩步推進其“四年五個製程節點”計劃，加速實現在 2025 年推出尖端的製程節點 Intel 18A。

今天，我們將介紹英特爾的兩項突破性技術：RibbonFET 全環繞柵極晶體管和 PowerVia 背面供電技術。這兩項技術首次成功集成於 Intel 20A 製程節點，也將用於 Intel 18A。

RibbonFET：柵極“環抱”晶體管

通過 RibbonFET 晶體管，英特爾實現了全環繞柵極（GAA）架構。在晶體管中，柵極扮演着關鍵的開關角色，控制着電流的流動。RibbonFET 使得柵極能夠全面環繞帶狀的晶體管溝道，這一創新帶來了三大優勢：

•節約空間：晶體管溝道的垂直堆疊，相較於傳統的水平堆疊，大幅減少了空間佔用，有助於晶體管的進一步微縮；

RibbonFET晶體管與FinFET晶體管（鰭式場效應晶體管）的對比示意圖•性能提升：柵極的全面環繞增強了對電流的控制，無論在何種電壓下，都能提供更強的驅動電流，讓晶體管開關的速度更快，從而提升晶體管性能；

•靈活設計：晶體管溝道可以根據不同的應用需求進行寬度調整，為芯片設計帶來了更高的靈活性。

PowerVia：從“披薩”到“三明治”的轉變

PowerVia 背面供電技術改變了芯片佈線的邏輯。

傳統上，計算機芯片的製造過程類似於製作“披薩”，自下而上，先製造晶體管，再構建線路層，同時用於互連和供電。然而，隨着晶體管尺寸的不斷縮小，線路層變得越來越“擁擠”，複雜的佈線成為了性能提升的瓶頸。

英特爾通過 PowerVia 實現了電源線與互連線的分離。首先製造晶體管，然後添加互連層，最後將晶圓翻轉並打磨，以便在晶體管的底層接上電源線。形象地説，這一過程讓芯片製造更像是製作“三明治”。

PowerVia革新了晶體管的佈線方式背面供電技術讓晶體管的供電路徑變得更加直接，有效改善了供電，減少了信號串擾，降低了功耗。測試顯示，PowerVia 能夠將平台電壓降低優化 30%。

同時，這種新的供電方式還讓芯片內部的空間得到了更高效的利用，使得芯片設計公司能夠在不犧牲資源的前提下提高晶體管密度，顯著提升性能。測試結果表明，採用 PowerVia 技術可以實現 6%的頻率增益和超過 90%的標準單元利用率。

Intel 20A 和 Intel 18A 的技術演進

半導體技術的創新是一個不斷迭代的過程。在 Intel 20A 製程節點上，英特爾首次成功集成了 RibbonFET 和 PowerVia 這兩項突破性技術。基於 Intel 20A 的技術實踐，這兩項技術將被應用於採用 Intel 18A 製程節點的首批產品：AI PC 客户端處理器 Panther Lake 和服務器處理器 Clearwater Forest。目前，新產品的樣片已經出廠、上電併成功啓動操作系統，預計將在 2025 年實現量產。

Intel 18A晶圓此外，這兩項技術也將通過 Intel 18A 向英特爾代工（Intel Foundry）的客户提供。Intel 18A 的缺陷密度已達到 D0 級別，小於 0.40，顯示出其在晶圓廠中的生產狀況良好，良率表現優秀。今年 7 月，英特爾還發布了 Intel 18A 製程設計套件（PDK）的 1.0 版本，得到了生態系統的積極響應。