英特爾18A進入風險生產階段_風聞

本文由半導體產業縱橫（ID：ICVIEWS）綜合

Panther Lake處理器很可能成為風險生產的芯片。

近日舉辦的英特爾Vision 2025大會上，英特爾正式宣佈其英特爾18A工藝製程技術已進入風險生產階段。

英特爾代工服務副總裁Kevin O’Buckley在英特爾即將全面完成其“四年五個節點（5N4Y）” 計劃之際宣佈了這一消息。

該計劃最初由前CEO帕特·基辛格（Pat Gelsinger）所規劃，是該公司預計從競爭對手台積電手中奪回半導體王位的一部分。

Kevin O’Buckley表示，風險試產雖然聽起來很可怕，但實際上是一個產業的標準術語。 風險試產的重要性在於我們已經將技術發展到了可以量產的程度。

他還強調，英特爾已經生產了大量英特爾18A測試芯片。相較之下，風險試產包括將完整的芯片設計晶圓投少量生產，再通過調整其製造流程，並在實際生產運作中驗證節點和製程設計套件（PDK）。據悉，英特爾將在2025年下半年擴大英特爾18A的產量。

不過，風險試產仍存在一些風險。因為隨着公司在學習曲線上不斷改進其製造技術和優化其工具，其產量和功能可能會低於原定的標準。因此，客户通常使用風險試產來製造工程樣品，但其不會向客户提供像完全符合節點標準那樣嚴格的產量目標/保證。因此，一些客户願意承擔這些風險，以獲得透過早期進入節點製程得到的上市時間優勢，這使他們能夠在競爭對手開始生產之前調整和進一步優化他們的設計。

由於，英特爾首款Intel 18A 節點製程的處理器Panther Lake 將於2025 年稍後投入量產。因此，Panther Lake 處理器很可能成為風險生產的芯片。這個時程與我們對英特爾典型風險生產到量產的時間表的預期基本一致。

儘管英特爾在其取消的Intel 20A 節點製程上率先採用多項新技術，但Intel 18A 節點製程仍將成為首款同時採用PowerVia 背面供電和RibbonFET 環繞式閘極（GAA）晶體管的產品化芯片。其中，PowerVia 提供最佳化的電源佈線，以提高性能和晶體管密度，而RibbonFET 也在更小的面積內提供更好的晶體管密度以及更快的晶體管開關。

報道強調，英特爾也繼續致力於其更廣泛的代工路線，其中包括後續的Intel 14A 節點製程，這將是英特爾首次採用High-NA EUV 曝光技術的節點製程。未來，英特爾的大量製程技術擴展到其他節點，預計將進一步拓展英特爾代工服務的產品組合到更廣泛的應用範圍。

31日舉辦的英特爾Vision開幕活動中，英特爾新任CEO陳立武宣佈18A工藝技術仍按計劃進行，接近第一批外部流片，預計今年下半年首發該工藝的Panther Lake處理器將進行大批量生產。

據悉，英特爾的下一代面向移動端筆記本的Panther Lake將於2025年下半年發佈（預計命名為酷睿Ultra 300系列）。

英特爾“四年五個節點”戰略

英特爾“四年五個節點” 計劃是該公司在2021年7月提出的半導體制造戰略，目的是通過四年時間（2021-2025 年）推出五個製程節點，重塑其在先進製程領域的領先地位。

2010年代後期，英特爾在10nm/7nm節點遭遇多次延遲，而台積電、三星通過EUV技術快速推進3nm/2nm製程，導致英特爾在移動端和服務器市場份額被蠶食。

2021年帕特・基辛格接任CEO後，提出 “集成設備製造商（IDM）2.0” 戰略，強調自主製造能力與代工服務並重。“四年五個節點” 計劃成為IDM 2.0的核心載體，目標是到2025年通過五個節點實現製程反超。

為更準確反映性能與能效提升，英特爾放棄傳統的nm命名法，改用英特爾7/4/3/20A/18A的新命名體系。20A工藝等效2nm級，18A則等效於1.8nm級。

英特爾宣佈，18A工藝進展順利且超過預期，Arrow Lake高性能處理器原定採用的20A工藝已經取消，改為外部代工製造。

2024年9月，

18A工藝在20A的基礎上打造，將成為首款同時採用PowerVia背面供電和RibbonFET環繞式柵極（GAA）晶體管技術的芯片。

其中，PowerVia提供優化的電源佈線，可提高性能和晶體管密度，而RibbonFET能夠精確控制晶體管溝道中的電流，在減少功耗方面發揮着重要作用，同時還能實現芯片組件的進一步小型化。

按照英特爾的願景，18A將是其反超台積電、重奪半導體工藝世界第一的關鍵節點。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯繫後台。