EDA巨頭Cadence高管：三維集成電路的未來，不僅是物理結構堆疊

AI 正持續影響着人們生活的各個領域，設計半導體一方面驅動人工智能和加速計算，另一方面，芯片與系統開發本身也受益顯著。

近日，知名EDA軟件設計公司Cadence舉辦了CadenceLIVE China 2025中國用户大會。Cadence高級副總裁兼系統驗證事業部總經理Paul Cunningham在演講中指出，隨着生成式AI和Agentic AI的成熟，未來的芯片設計將不再依賴人工編寫代碼或手動佈局佈線，而是由Agentic AI根據高層級的功能描述自動生成完整的設計方案。

他認為，三維集成電路的未來，不僅是物理結構的堆疊，更是設計方法學、驗證技術與人工智能深度融合的產物。

當小米、阿里巴巴、比亞迪等系統公司開始涉足芯片製造，意味着芯片設計越來越以用户體驗為導向，在Paul看來，這是20年前難以想象的事情，如今卻已成為越來越多的“軟件定義芯片”的案例。

半導體芯片的功能日益複雜，需要集成數萬億個晶體管，必須支持高性能計算，並採用先進的工藝節點設計。正是在這一背景下，超越傳統單芯片設計的先進封裝技術，尤其是三維集成電路，成為突破性能瓶頸的關鍵。

“一年前半導體行業的官方預測，到2030年末市場規模將達到9000億美元左右。就在過去一年裏，他們將這一預測提高近3000億美元，現在預計2030年將超過1.2萬億美元。我認為其中很大一部分是由數據中心AI計算的爆發式增長以及向邊緣端的遷移所推動的。但實際上，這還只是第一波浪潮。所以我相信這個預測，它還會繼續增長。”Paul説道。

“製程節點的開發無法再與工具和IP的開發分離，必須協同工作。” Paul認為隨着複雜多芯片封裝（如中介層2.5D封裝）和堆疊技術（如多達16片的晶圓堆疊）的應用，推動超越摩爾定律勢在必行。

為此，Cadence提出了“三層蛋糕”（three layer cake）概念，以智能系統設計為核心，提供先進的計算軟件、專用加速硬件和 IP 解決方案，能夠適應客户動態的設計要求，包括AI代理層、核心仿真層以及運行計算的硬件層。

從生產環節來看，Cadence不僅僅關注半導體本身，還會向後端物理世界延伸，包括機電、熱力、流體等領域，甚至模擬整個數據中心，以實現從芯片到系統端到端的優化。

在技術原理上來看，仿真與AI技術的傳統方法依賴數學和計算機科學，AI能夠解決以前無法處理的問題，如複雜的物理建模和自動化設計。支撐前兩者的是計算本身，當定製加速器可應用於x86 CPU、Arm架構、GPU等多種平台，Cadence的軟件也在越來越異構化。藉助AI釋放的創造力，Cadence能夠實現卓越設計，幫助客户滿足關鍵的商業和環境需求，包括上市時間和可持續性。

演講的另一大亮點是AI對EDA自身的重塑。

Paul回顧道，Cadence自2016年DeepMind的AlphaFold問世後便開始探索AI在工具內部的應用，即“優化式AI”（Optimization AI），用於提升PPA、發現錯誤。

如今，隨着生成式AI的興起，EDA正進入“對話式交互”時代。Cadence推出的JedAI平台，允許用户通過自然語言與所有工具對話，獲取專家級支持，甚至構建基於Agentic AI的自動化工作流。

在其描繪的願景中，未來，用户將不再僅僅是“許可工具”，而是可以“許可虛擬人才”——一個由AI驅動的虛擬設計工程師或團隊，能夠自動執行從設計、驗證到修復的全流程任務。

“你可以從Cadence獲得一個虛擬物理設計工程師，或一個虛擬物理設計團隊，或一個驗證團隊，或一個版圖團隊。再結合我們核心引擎中的傳統AI。這對我來説就是Cadence自動化的未來。所以這意義重大，”Paul説道。

Paul指出，AI轉型將徹底改變設計範式。他表示，當前超過50%的Cadence工具已集成“優化式AI”，可用於提升工具運行速度、質量及錯誤發現能力。在未來兩年，隨着生成式AI的大規模部署，這一比例將輕鬆地超過80%。

而在更長遠的願景中，設計將實現完全自動化：用户只需輸入功能需求、工藝節點和IP等，Agentic AI即可自動生成網表、運行流程、修復錯誤，直至設計收斂。這不僅是三維集成電路的未來，更是整個智能系統設計的終極方向。

“我們要利用AI和加速計算這一願景，從芯片走向封裝、電路板、再到系統，成為你們智能系統設計的合作伙伴。”Paul説道。

本文系觀察者網獨家稿件，未經授權，不得轉載。