眨眼間能完成10億次存儲 上海科研團隊研製出超高速閃存

記者從上海市科委獲悉，集成芯片與系統全國重點實驗室周鵬-劉春森團隊通過構建準二維泊松模型在理論上，預測了超注入現象打破了現有存儲速度的理論極限研製“破曉（PoX）”皮秒閃存器件。*其擦寫速度可提升至亞1納秒。400皮秒相當於每秒可執行25億次操作，是迄今為止世界上最快的半導體電荷存儲技術。*相關成果以《亞納秒超注入閃存》為題於北京時間4月16日晚間在《自然》（Nature）期刊上發表。

AI時代，大數據的高速存儲至關重要。如何突破信息存儲速度極限，一直是集成電路領域最核心的基礎性問題之一，也是制約AI算力上限的關鍵技術瓶頸。要實現大數據的高速存儲，意味着與之匹配的存儲器必須是在存儲速度、能耗、容量上均表現優異的“六邊形戰士”。

然而，既有存儲器的速度分級架構形如一座金字塔——位於塔上層的易失性存儲器（如SRAM、DRAM）擁有納秒級的高速存儲，但其存儲容量小、功耗大、製造成本高、斷電後數據會丟失；而位於塔底的非易失性存儲器（如閃存）則恰恰相反，雖克服了前者的種種劣勢，但唯一的美中不足，便是百微秒級的存取速度不及前者十萬分之一，遑論滿足AI的計算需求。

既然閃存除了速度都是優點，有沒有可能補齊它的速度短板？為此，周鵬-劉春森團隊開展攻關，試圖重新定義存儲的邊界，找到一種“完美”的存儲器。

作為閃存的基本存儲單元，浮柵晶體管由源極、漏極和柵極所組成。當電子從源極順着溝道“跑”向漏極的過程中，按下柵極這一“開關”，電子便可被拽入浮柵存儲層，實現信息存儲。

“過去為閃存提速的思路，是讓電子在跑道上先熱身加速一段時間，等具備了高能量再按下開關。”劉春森形象解釋。但在傳統理論機制下，電子的“助跑”距離長、提速慢，半導體特殊的電場分佈也決定了電子加速存在理論上限，令閃存存儲速度無法突破注入極值點。

從存儲器件的底層理論機制出發，團隊提出了一條全新的提速思路——通過結合二維狄拉克能帶結構與彈道輸運特性，調製二維溝道的高斯長度，從而實現溝道電荷向浮柵存儲層的超注入。在超注入機制下，電子無需“助跑”就可以直接提至高速，而且可以無限注入，不再受注入極值點的限制。

通過構建準二維泊松模型，團隊成功在理論上預測了超注入現象，據此研製的皮秒閃存器件擦寫速度闖入亞1納秒大關（400皮秒），相當於每秒可執行25億次操作，性能超越同技術節點下世界最快的易失性存儲SRAM技術。

*這是迄今為止世界上最快的半導體電荷存儲技術，實現了存儲、計算速度相當，在完成規模化集成後有望徹底顛覆現有的存儲器架構。*在該技術基礎上，未來的個人電腦將不存在內存和外存的概念，無需分層存儲，還能實現AI大模型的本地部署。

作為智能時代的核心基座，存儲技術的速度邊界拓寬或將引發應用場景指數級的革新，併成為我國在人工智能、雲計算、通信工程等相關領域實現技術引領的“底氣”之一。下一步，他們計劃在3～5年將其集成到幾十兆的水平，屆時可授權給企業進行產業化。

據悉，該全國重點實驗室依託復旦大學建設，周鵬和劉春森均是實驗室骨幹成員。此研究工作得到了科技部重點研發計劃、國家自然科學基金人才類項目、上海市基礎研究相關項目支持，以及教育部創新平台的支持。

（總枱央視記者 張春玲）